METHOD FOR MANUFACTURING A CAPACITOR OF SEMICONDUCTOR DEVICE
본 발명은 반도체 소자의 캐패시터 제조방법에 관한 것으로, 주문형 집적회로(ASIC : Application Specific IC) 공정에서 저전압화 특성을 갖는 캐패시터 제조방법을 제공하기 위한 것이다. 이를 위한 본 발명의 반도체 소자의 캐패시터 제조방법은 절연기판상에 다결정 실리콘과 고융점 금속을 차례로 증착하여 폴리 사이드층을 형성하고 이를 패터닝 하여 제1전극을 형성하는 단계, 제1전극을 포함한 전면에 보호막을 증착한 후 상기 제1전극의 표면이 노출되도록 보호막을 선택적으로 제거하는 단계, 상기 노출된 제1전극의 표면을 포...
Gespeichert in:
| 1. Verfasser: | |
|---|---|
| Format: | Patent |
| Sprache: | eng ; kor |
| Schlagworte: | |
| Online-Zugang: | Volltext bestellen |
| Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
| Zusammenfassung: | 본 발명은 반도체 소자의 캐패시터 제조방법에 관한 것으로, 주문형 집적회로(ASIC : Application Specific IC) 공정에서 저전압화 특성을 갖는 캐패시터 제조방법을 제공하기 위한 것이다. 이를 위한 본 발명의 반도체 소자의 캐패시터 제조방법은 절연기판상에 다결정 실리콘과 고융점 금속을 차례로 증착하여 폴리 사이드층을 형성하고 이를 패터닝 하여 제1전극을 형성하는 단계, 제1전극을 포함한 전면에 보호막을 증착한 후 상기 제1전극의 표면이 노출되도록 보호막을 선택적으로 제거하는 단계, 상기 노출된 제1전극의 표면을 포함한 전면에 유전체막을 형성하는 단계, 상기 유전체막상에 금속을 증착하고 패터닝 하여 제2전극을 형성하는 단계를 포함하여 이루어짐을 특징으로 한다. |
|---|