METHOD FOR MANUFACTURING THE GATE OXIDE FILM OF THIN FILM TRANSISTOR

이 발명은 박막트랜지스터의 제조 공정에 있어서 게이트 폴리실리콘층의 상부에 게이트 산화막 형성시 실리콘패턴 가장자리를 따라 게이트 산화막이 얇은 두께로 생성되는 현상을 방지할 수 있는 박막트랜지스터의 게이트 산화막 구조 및 그 제조방법에 관한 것으로, 기판 위에 실리콘층을 증착하는 제1단계와; 상기 실리콘층의 상부에 절연막을 적층한 후 사진식각하여 콘택 형성부위만 절연막이 남도록 절연막을 패턴한 다음, 상기 실리콘층을 열산화하여 열산화막을 형성하고, 상기 실리콘층의 두께를 얇게하는 제2단계와; 상기 실리콘층의 상부에 적층되어 있는 절연막과 열산화막을 제거하는 제3단계와; 상기 두께가 얇아진 실리콘층의 상부에 제2절연막을 증착한 후 실리콘패턴 형성부위만 절연막이 남도록 사진식각하여 절연막 패턴을 형성한 다음 열산화하여 상기 실리콘층의 두께를 더욱 얇게 만드는 제4단계와; 상기 두께가 더욱 얇아진 실리콘층의 상부에 형성되어 있는 제2열산화막 및 제2절연막을 식각하여 제거하는 제5단계와; 상기 더욱 얇아진 실리콘층의 상부를 전면 열산화 하여 게이트산화막을 형성하며 동시에 실리콘패턴이 형성될 이외의 얇은 실리콘은 전부 산화되도록 하는 제6단계로 이루어져 있다.