METHOD OF ISOLATING THE ELEMENTS ON THE SEMICONDUCTOR DEVICE

반도체장치의 소자 분리 방법이 개시되어 있다. 본 발명은 반도체기판 상에 산화막을 형성하는 단계와, 상기 산화막 상에 폴리실리콘막을 형성하는 단계와, 상기 폴리실리콘막 상에 PECVD방법으로 산화방지막을 형성하는 단계와, 상기 산화방지막을 패터닝하여 산화방지막 패턴을 형성하는 단계와, 상기 산화방지막 패턴을 마스크로 하여 상기 폴리실리콘막 및 기판에 열산화를 실시하여 소자분리막을 형성하는 단계와, 및 상기 산화방지막 및 폴리실리콘막을 제거하는 단계를 포함한다. 본 발명에 의하면, 소자분리의 산화방지막으로 사용되는 실리콘질화막을 PE...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
Hauptverfasser: PARK, CHAN-SIK, LEE, JAE-KYUNG, RYU, SE-HYUNG, KU, BONG-RIP
Format: Patent
Sprache:eng ; kor
Schlagworte:
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
Beschreibung
Zusammenfassung:반도체장치의 소자 분리 방법이 개시되어 있다. 본 발명은 반도체기판 상에 산화막을 형성하는 단계와, 상기 산화막 상에 폴리실리콘막을 형성하는 단계와, 상기 폴리실리콘막 상에 PECVD방법으로 산화방지막을 형성하는 단계와, 상기 산화방지막을 패터닝하여 산화방지막 패턴을 형성하는 단계와, 상기 산화방지막 패턴을 마스크로 하여 상기 폴리실리콘막 및 기판에 열산화를 실시하여 소자분리막을 형성하는 단계와, 및 상기 산화방지막 및 폴리실리콘막을 제거하는 단계를 포함한다. 본 발명에 의하면, 소자분리의 산화방지막으로 사용되는 실리콘질화막을 PECVD방법으로 형성함으로써 폴리실리콘막내에 핀홀의 발생을 억제할 수 있다. 이에 따라, 반도체기판에 핏팅(홈)의 발생을 억제할 수 있어, 반도체 장치의 불량을 방지할 수 있다.