PACKAGE APPARATUS OF SEMICONDUCTOR DEVICE

본 고안은 반도체 디바이스 패키지 장치에 관한 것으로, 다층 구조의 단일 프레임으로 형성되어, 최하부층의 중앙부위에 형성시킨 베드와, 패키지 내부와 외부의 회로를 전기적으로 접속시키도록 각층별로 다수 개 형성된 다수층의 리드를 구비하여 이루어진 리드 프레임과, 리드 프레임의 각층마다 적재된 다수 개의 칩과, 칩과 각층의 리드를 전기적으로 연결시켜주는 본더부와, 침과 리드의 소정부위와, 전기 연결부를 컴파운드를 이용하여 성형 봉함시켜 형성된 몰딩부를 구성되어, 상호 작용이 빈번한 칩들을 하나의 패키지에 내장시킴으로써, 인쇄회로기판 등의 외부회로로의 실장시, 실장 기판 설계 마진을 고려하기가 용이하며, 모듈화에 있어서, 용량증대나 하이 스피드 구현에 그 특성이 있으며, 기생 저항 및 기생 패캐시턴스의 발생을 줄일 수 있고, 칩 간의 배선 길이를 줄여 전기적 특성을 향상시킬 수 있음을 그 특징으로 한다.