MEMORY CONTROL APPARATUS HAVING MEMORY FRAME INTERVAL

이 고안은 프레임 간격을 둔 메모리 제어장치에 관한것으로서, 특히 타임슬롯간에 충돌과 데이타의 유실이 발생하지 않도록 읽기와 쓰기간에 한 간격이 생기도록 메모리를 제어하기 위한 프레임 간격을 둔 메모리 제어장치에 관한 것이다. 본 고안의 는 클럭 신호를 반전 시키기 위한 제 1인버터 수단, 전원신호를 반전 시키기 위한 제 2인버터 수단, 상기 제 1인버터 수단의 반전된 수단을 클럭 단자에 입력 받고, 반전된 전원 신호를 리셋단자에 입력 받고, 데이타 단자로는 제 2출력의 귀환 데이타를 입력으로 하여 제 2출력의 반전 출력을 출력하기...

Ausführliche Beschreibung

Gespeichert in:

Bibliographische Detailangaben
1. Verfasser:	KWAK, JAE-HYUN
Format:	Patent
Sprache:	eng ; kor
Schlagworte:	CALCULATING COMPUTING COUNTING ELECTRIC DIGITAL DATA PROCESSING PHYSICS
Online-Zugang:	Volltext bestellen
Tags:	Tag hinzufügen Keine Tags, Fügen Sie den ersten Tag hinzu!

container_end_page
container_issue
container_start_page
container_title
container_volume
creator	KWAK, JAE-HYUN
description	이 고안은 프레임 간격을 둔 메모리 제어장치에 관한것으로서, 특히 타임슬롯간에 충돌과 데이타의 유실이 발생하지 않도록 읽기와 쓰기간에 한 간격이 생기도록 메모리를 제어하기 위한 프레임 간격을 둔 메모리 제어장치에 관한 것이다. 본 고안의 는 클럭 신호를 반전 시키기 위한 제 1인버터 수단, 전원신호를 반전 시키기 위한 제 2인버터 수단, 상기 제 1인버터 수단의 반전된 수단을 클럭 단자에 입력 받고, 반전된 전원 신호를 리셋단자에 입력 받고, 데이타 단자로는 제 2출력의 귀환 데이타를 입력으로 하여 제 2출력의 반전 출력을 출력하기 위한 제 1플립플롭 수단, 상기 제 1플립플롭 수단의 반전 제 1출력과 자신의 출력을 인버터 수단을 통해 반전시킨 제 3반전수단을 AND게이트 수단을 통해 AND하여 데이타 단자에 입력받고 반전된 클럭과 전원을 클럭 단자와 리셋 단자에 입력받아 제 2출력을 출력하기 위한 제 2플립플롭 수단, 상기 제 1플립플롭 수단과 같이 반전된 클럭과 전원을 입력받고 제 6출력 신호의 귀환된 데이타를 데이타 단자에 입력받아 제 4출력을 출력하기 위한 제 3플립플롭 3수단, 상기 제 3플립플롭 수단의 제 4출력의 반전 출력과 자신의 출력을 반전시킨 신호를 AND게이트를 통해 AND하여 데이타 단자에 입력받고, 반전된 클럭과 전원을 입력받아 제 6출력을 출력하기 위한 제 4플립플롭 수단을 구비한다.
format	Patent
fullrecord	<record><control><sourceid>epo_EVB</sourceid><recordid>TN_cdi_epo_espacenet_KR0122373YY1</recordid><sourceformat>XML</sourceformat><sourcesystem>PC</sourcesystem><sourcerecordid>KR0122373YY1</sourcerecordid><originalsourceid>FETCH-epo_espacenet_KR0122373YY13</originalsourceid><addsrcrecordid>eNrjZDD1dfX1D4pUcPb3Cwny91FwDAhwDHIMCQ1W8HAM8_RzV4DKuwU5-roqePqFuAaFOfrwMLCmJeYUp_JCaW4GRTfXEGcP3dSC_PjU4oLE5NS81JJ47yADQyMjY3PjyEhDY2LUAAAbySht</addsrcrecordid><sourcetype>Open Access Repository</sourcetype><iscdi>true</iscdi><recordtype>patent</recordtype></control><display><type>patent</type><title>MEMORY CONTROL APPARATUS HAVING MEMORY FRAME INTERVAL</title><source>esp@cenet</source><creator>KWAK, JAE-HYUN</creator><creatorcontrib>KWAK, JAE-HYUN</creatorcontrib><description>이 고안은 프레임 간격을 둔 메모리 제어장치에 관한것으로서, 특히 타임슬롯간에 충돌과 데이타의 유실이 발생하지 않도록 읽기와 쓰기간에 한 간격이 생기도록 메모리를 제어하기 위한 프레임 간격을 둔 메모리 제어장치에 관한 것이다. 본 고안의 는 클럭 신호를 반전 시키기 위한 제 1인버터 수단, 전원신호를 반전 시키기 위한 제 2인버터 수단, 상기 제 1인버터 수단의 반전된 수단을 클럭 단자에 입력 받고, 반전된 전원 신호를 리셋단자에 입력 받고, 데이타 단자로는 제 2출력의 귀환 데이타를 입력으로 하여 제 2출력의 반전 출력을 출력하기 위한 제 1플립플롭 수단, 상기 제 1플립플롭 수단의 반전 제 1출력과 자신의 출력을 인버터 수단을 통해 반전시킨 제 3반전수단을 AND게이트 수단을 통해 AND하여 데이타 단자에 입력받고 반전된 클럭과 전원을 클럭 단자와 리셋 단자에 입력받아 제 2출력을 출력하기 위한 제 2플립플롭 수단, 상기 제 1플립플롭 수단과 같이 반전된 클럭과 전원을 입력받고 제 6출력 신호의 귀환된 데이타를 데이타 단자에 입력받아 제 4출력을 출력하기 위한 제 3플립플롭 3수단, 상기 제 3플립플롭 수단의 제 4출력의 반전 출력과 자신의 출력을 반전시킨 신호를 AND게이트를 통해 AND하여 데이타 단자에 입력받고, 반전된 클럭과 전원을 입력받아 제 6출력을 출력하기 위한 제 4플립플롭 수단을 구비한다.</description><edition>6</edition><language>eng ; kor</language><subject>CALCULATING ; COMPUTING ; COUNTING ; ELECTRIC DIGITAL DATA PROCESSING ; PHYSICS</subject><creationdate>1998</creationdate><oa>free_for_read</oa><woscitedreferencessubscribed>false</woscitedreferencessubscribed></display><links><openurl>$$Topenurl_article</openurl><openurlfulltext>$$Topenurlfull_article</openurlfulltext><thumbnail>$$Tsyndetics_thumb_exl</thumbnail><linktohtml>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&date=19980915&DB=EPODOC&CC=KR&NR=0122373Y1$$EHTML$$P50$$Gepo$$Hfree_for_read</linktohtml><link.rule.ids>230,308,776,881,25542,76289</link.rule.ids><linktorsrc>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&date=19980915&DB=EPODOC&CC=KR&NR=0122373Y1$$EView_record_in_European_Patent_Office$$FView_record_in_$$GEuropean_Patent_Office$$Hfree_for_read</linktorsrc></links><search><creatorcontrib>KWAK, JAE-HYUN</creatorcontrib><title>MEMORY CONTROL APPARATUS HAVING MEMORY FRAME INTERVAL</title><description>이 고안은 프레임 간격을 둔 메모리 제어장치에 관한것으로서, 특히 타임슬롯간에 충돌과 데이타의 유실이 발생하지 않도록 읽기와 쓰기간에 한 간격이 생기도록 메모리를 제어하기 위한 프레임 간격을 둔 메모리 제어장치에 관한 것이다. 본 고안의 는 클럭 신호를 반전 시키기 위한 제 1인버터 수단, 전원신호를 반전 시키기 위한 제 2인버터 수단, 상기 제 1인버터 수단의 반전된 수단을 클럭 단자에 입력 받고, 반전된 전원 신호를 리셋단자에 입력 받고, 데이타 단자로는 제 2출력의 귀환 데이타를 입력으로 하여 제 2출력의 반전 출력을 출력하기 위한 제 1플립플롭 수단, 상기 제 1플립플롭 수단의 반전 제 1출력과 자신의 출력을 인버터 수단을 통해 반전시킨 제 3반전수단을 AND게이트 수단을 통해 AND하여 데이타 단자에 입력받고 반전된 클럭과 전원을 클럭 단자와 리셋 단자에 입력받아 제 2출력을 출력하기 위한 제 2플립플롭 수단, 상기 제 1플립플롭 수단과 같이 반전된 클럭과 전원을 입력받고 제 6출력 신호의 귀환된 데이타를 데이타 단자에 입력받아 제 4출력을 출력하기 위한 제 3플립플롭 3수단, 상기 제 3플립플롭 수단의 제 4출력의 반전 출력과 자신의 출력을 반전시킨 신호를 AND게이트를 통해 AND하여 데이타 단자에 입력받고, 반전된 클럭과 전원을 입력받아 제 6출력을 출력하기 위한 제 4플립플롭 수단을 구비한다.</description><subject>CALCULATING</subject><subject>COMPUTING</subject><subject>COUNTING</subject><subject>ELECTRIC DIGITAL DATA PROCESSING</subject><subject>PHYSICS</subject><fulltext>true</fulltext><rsrctype>patent</rsrctype><creationdate>1998</creationdate><recordtype>patent</recordtype><sourceid>EVB</sourceid><recordid>eNrjZDD1dfX1D4pUcPb3Cwny91FwDAhwDHIMCQ1W8HAM8_RzV4DKuwU5-roqePqFuAaFOfrwMLCmJeYUp_JCaW4GRTfXEGcP3dSC_PjU4oLE5NS81JJ47yADQyMjY3PjyEhDY2LUAAAbySht</recordid><startdate>19980915</startdate><enddate>19980915</enddate><creator>KWAK, JAE-HYUN</creator><scope>EVB</scope></search><sort><creationdate>19980915</creationdate><title>MEMORY CONTROL APPARATUS HAVING MEMORY FRAME INTERVAL</title><author>KWAK, JAE-HYUN</author></sort><facets><frbrtype>5</frbrtype><frbrgroupid>cdi_FETCH-epo_espacenet_KR0122373YY13</frbrgroupid><rsrctype>patents</rsrctype><prefilter>patents</prefilter><language>eng ; kor</language><creationdate>1998</creationdate><topic>CALCULATING</topic><topic>COMPUTING</topic><topic>COUNTING</topic><topic>ELECTRIC DIGITAL DATA PROCESSING</topic><topic>PHYSICS</topic><toplevel>online_resources</toplevel><creatorcontrib>KWAK, JAE-HYUN</creatorcontrib><collection>esp@cenet</collection></facets><delivery><delcategory>Remote Search Resource</delcategory><fulltext>fulltext_linktorsrc</fulltext></delivery><addata><au>KWAK, JAE-HYUN</au><format>patent</format><genre>patent</genre><ristype>GEN</ristype><title>MEMORY CONTROL APPARATUS HAVING MEMORY FRAME INTERVAL</title><date>1998-09-15</date><risdate>1998</risdate><abstract>이 고안은 프레임 간격을 둔 메모리 제어장치에 관한것으로서, 특히 타임슬롯간에 충돌과 데이타의 유실이 발생하지 않도록 읽기와 쓰기간에 한 간격이 생기도록 메모리를 제어하기 위한 프레임 간격을 둔 메모리 제어장치에 관한 것이다. 본 고안의 는 클럭 신호를 반전 시키기 위한 제 1인버터 수단, 전원신호를 반전 시키기 위한 제 2인버터 수단, 상기 제 1인버터 수단의 반전된 수단을 클럭 단자에 입력 받고, 반전된 전원 신호를 리셋단자에 입력 받고, 데이타 단자로는 제 2출력의 귀환 데이타를 입력으로 하여 제 2출력의 반전 출력을 출력하기 위한 제 1플립플롭 수단, 상기 제 1플립플롭 수단의 반전 제 1출력과 자신의 출력을 인버터 수단을 통해 반전시킨 제 3반전수단을 AND게이트 수단을 통해 AND하여 데이타 단자에 입력받고 반전된 클럭과 전원을 클럭 단자와 리셋 단자에 입력받아 제 2출력을 출력하기 위한 제 2플립플롭 수단, 상기 제 1플립플롭 수단과 같이 반전된 클럭과 전원을 입력받고 제 6출력 신호의 귀환된 데이타를 데이타 단자에 입력받아 제 4출력을 출력하기 위한 제 3플립플롭 3수단, 상기 제 3플립플롭 수단의 제 4출력의 반전 출력과 자신의 출력을 반전시킨 신호를 AND게이트를 통해 AND하여 데이타 단자에 입력받고, 반전된 클럭과 전원을 입력받아 제 6출력을 출력하기 위한 제 4플립플롭 수단을 구비한다.</abstract><edition>6</edition><oa>free_for_read</oa></addata></record>
fulltext	fulltext_linktorsrc
identifier
ispartof
issn
language	eng ; kor
recordid	cdi_epo_espacenet_KR0122373YY1
source	esp@cenet
subjects	CALCULATING COMPUTING COUNTING ELECTRIC DIGITAL DATA PROCESSING PHYSICS
title	MEMORY CONTROL APPARATUS HAVING MEMORY FRAME INTERVAL
url	https://sfx.bib-bvb.de/sfx_tum?ctx_ver=Z39.88-2004&ctx_enc=info:ofi/enc:UTF-8&ctx_tim=2025-02-04T15%3A16%3A59IST&url_ver=Z39.88-2004&url_ctx_fmt=infofi/fmt:kev:mtx:ctx&rfr_id=info:sid/primo.exlibrisgroup.com:primo3-Article-epo_EVB&rft_val_fmt=info:ofi/fmt:kev:mtx:patent&rft.genre=patent&rft.au=KWAK,%20JAE-HYUN&rft.date=1998-09-15&rft_id=info:doi/&rft_dat=%3Cepo_EVB%3EKR0122373YY1%3C/epo_EVB%3E%3Curl%3E%3C/url%3E&disable_directlink=true&sfx.directlink=off&sfx.report_link=0&rft_id=info:oai/&rft_id=info:pmid/&rfr_iscdi=true