MEMORY CONTROL APPARATUS HAVING MEMORY FRAME INTERVAL

이 고안은 프레임 간격을 둔 메모리 제어장치에 관한것으로서, 특히 타임슬롯간에 충돌과 데이타의 유실이 발생하지 않도록 읽기와 쓰기간에 한 간격이 생기도록 메모리를 제어하기 위한 프레임 간격을 둔 메모리 제어장치에 관한 것이다. 본 고안의 는 클럭 신호를 반전 시키기 위한 제 1인버터 수단, 전원신호를 반전 시키기 위한 제 2인버터 수단, 상기 제 1인버터 수단의 반전된 수단을 클럭 단자에 입력 받고, 반전된 전원 신호를 리셋단자에 입력 받고, 데이타 단자로는 제 2출력의 귀환 데이타를 입력으로 하여 제 2출력의 반전 출력을 출력하기 위한 제 1플립플롭 수단, 상기 제 1플립플롭 수단의 반전 제 1출력과 자신의 출력을 인버터 수단을 통해 반전시킨 제 3반전수단을 AND게이트 수단을 통해 AND하여 데이타 단자에 입력받고 반전된 클럭과 전원을 클럭 단자와 리셋 단자에 입력받아 제 2출력을 출력하기 위한 제 2플립플롭 수단, 상기 제 1플립플롭 수단과 같이 반전된 클럭과 전원을 입력받고 제 6출력 신호의 귀환된 데이타를 데이타 단자에 입력받아 제 4출력을 출력하기 위한 제 3플립플롭 3수단, 상기 제 3플립플롭 수단의 제 4출력의 반전 출력과 자신의 출력을 반전시킨 신호를 AND게이트를 통해 AND하여 데이타 단자에 입력받고, 반전된 클럭과 전원을 입력받아 제 6출력을 출력하기 위한 제 4플립플롭 수단을 구비한다.