CURRENT/VOLTAGE DATA INPUT CIRCUIT
본 고안의 전류/전압 데이터 입력회로는 다수의 전류 및 전압의 아날로그 신호를 디지탈 신호로 변환하여 입력하는 것으로서 종래에는 제어부의 메모리를 사용하였으므로 메모리 맵을 구성하는 데 많은 어려움을 주었고, 메모리가 가상 메모리로서 메모리끼리 소정의 데이터를 주고 받을 경우에 세그먼트의 값이 가변되어 제어부가 전류 및 전압 데이터를 정확히 인출하지 못하는 경우가 많았다. 본 고안은 멀티플렉서(40)에서 순차적으로 출력되는 아날로그 전류 및 전압 데이터를 디지탈 신호로 변환하는 아날로그/디지탈 변환부(50)와, 상기 아날로그/디지탈...
Gespeichert in:
Hauptverfasser: | , , |
---|---|
Format: | Patent |
Sprache: | eng ; kor |
Schlagworte: | |
Online-Zugang: | Volltext bestellen |
Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
Zusammenfassung: | 본 고안의 전류/전압 데이터 입력회로는 다수의 전류 및 전압의 아날로그 신호를 디지탈 신호로 변환하여 입력하는 것으로서 종래에는 제어부의 메모리를 사용하였으므로 메모리 맵을 구성하는 데 많은 어려움을 주었고, 메모리가 가상 메모리로서 메모리끼리 소정의 데이터를 주고 받을 경우에 세그먼트의 값이 가변되어 제어부가 전류 및 전압 데이터를 정확히 인출하지 못하는 경우가 많았다. 본 고안은 멀티플렉서(40)에서 순차적으로 출력되는 아날로그 전류 및 전압 데이터를 디지탈 신호로 변환하는 아날로그/디지탈 변환부(50)와, 상기 아날로그/디지탈 변환부(50)의 출력신호를 저장 및 출력하는 데이터 저장/출력부(60)와, 카드 어드레스 신호(CA~CA)를 디코딩하는 어드레스 디코더(70)와, 상기 어드레스 디코더(70)의 출력신호에 따라 상기 멀티플렉서(50)로 어드레스 신호를 출력하여 동작을 제어함과 아울러 어드레스 신호의 출력과 동기로 클럭신호(CLK)를 출력하고 칩 선택신호(CS)를 출력하는 어드레스 발생부(80)와, 상기 클럭신호(CLK)에 따라 래치 인에이블신호를 발생하여 상기 데이터 저장/출력부(60)가 상기 아날로그/디지탈 변환부(50)의 출력신호를 저장하게 하는 인에이블신호 발생부(90)와, 제어부로부터 입력되는 어드레스 신호(ADDR)에 따라 게이팅 신호를 발생하여 상기 데이터 저장/출력부(60)가 저장된 데이터를 출력하게 하는 게이팅 신호 발생부(100)를 구비하여 제어부의 메모리를 사용하지 않고, 버퍼를 사용하여 전류 및 전압 데이터를 저장하고, 제어부가 인출하게 함으로써 제어부의 메모리 맵을 구성하기가 매우 간편하고, 전류 및 전압 데이터가 다른 데어터와 충돌되지 않아 제어부가 전류 및 전압 데이터를 정확하게 인출할 수 있다. |
---|