DML DRIVER

To compensate a band of an LD.SOLUTION: A DML driver 10 comprises: a PMOS transistor M1p having a gate connected to a bias voltage V2 and a source connected to a power supply voltage V1; an NMOS transistor M1n having a gate into which an RF input signal Vin is inputted and a source connected to a gr...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
Hauptverfasser: ENDO MASAHIRO, KISHI TOSHIKI, MINOYA NAOSHI
Format: Patent
Sprache:eng ; jpn
Schlagworte:
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
Beschreibung
Zusammenfassung:To compensate a band of an LD.SOLUTION: A DML driver 10 comprises: a PMOS transistor M1p having a gate connected to a bias voltage V2 and a source connected to a power supply voltage V1; an NMOS transistor M1n having a gate into which an RF input signal Vin is inputted and a source connected to a ground; an NMOS transistor M2n having a gate connected to a bias voltage V3, a drain connected to an anode of an LD 1, and a source connected to a drain of the transistor M1n; an inductor L1 having one end connected to the drain of the transistor M1p and the other end connected to the drain of the transistor M2n and the anode of the LD 1; and a resistor Rin having one end connected to a bias voltage V4 and the other end connected to a gate of the transistor M1n.SELECTED DRAWING: Figure 1 【課題】LDの帯域を補償する。【解決手段】DMLドライバ10は、ゲートがバイアス電圧V2に接続され、ソースが電源電圧V1に接続されたPMOSトランジスタM1pと、ゲートにRF入力信号Vinが入力され、ソースがグラウンドに接続されたNMOSトランジスタM1nと、ゲートがバイアス電圧V3に接続され、ドレインがLD1のアノードに接続され、ソースがトランジスタM1nのドレインに接続されたNMOSトランジスタM2nと、一端がトランジスタM1pのドレインに接続され、他端がトランジスタM2nのドレインおよびLD1のアノードに接続されたインダクタL1と、一端がバイアス電圧V4に接続され、他端がトランジスタM1nのゲートに接続された抵抗Rinとから構成される。【選択図】 図1