AMPLIFICATION CIRCUIT, POWER AMPLIFICATION CIRCUIT, AND BIAS GENERATION CIRCUIT

To provide an amplification circuit capable of applying a gate bias not exceeding the withstand voltage of a transistor even when a power-supply voltage varies.SOLUTION: An amplification circuit includes: an input terminal to which an amplification target signal is inputted; a first FET having a gate to which the signal inputted to the input terminal is applied; a second FET and a third FET connected between a power supply and a reference potential together with the first FET; an output terminal for outputting an amplified signal, and provided between the third FET arranged at a nearest side to the power supply and a load; a voltage-dividing resistor circuit for generating a bias to be applied to the gates of the second FET and the third FET; and a clamp circuit for clamping a bias applied to the gate of the third FET when the bias applied to the gate of the second FET from the voltage-dividing resistor circuit exceeds a predetermined reference voltage. The first FET to the third FET are vertically stacked and connected.SELECTED DRAWING: Figure 14 【課題】増幅回路において、電源電圧が変動する場合においてもトランジスタの耐圧を超えないゲートバイアスを与える。【解決手段】増幅回路は、増幅すべき信号が入力される入力端子と、入力端子に入力される信号が印加されるゲートを有する第１ＦＥＴと、第１ＦＥＴとともに、電源と基準電位との間に接続された第２ＦＥＴおよび第３ＦＥＴと、電源に最も近い側に位置する第３ＦＥＴと負荷との間に設けられて、増幅された信号を出力する出力端子と、第２ＦＥＴおよび第３ＦＥＴのゲートに与えるバイアスおよびを生成するための分圧抵抗回路と、分圧抵抗回路から第２ＦＥＴのゲートに与えるバイアスが所定の基準電圧を超えた時に、第３ＦＥＴのゲートに与えるバイアスをクランプするクランプ回路と、を有し、第１ＦＥＴから第３ＦＥＴは縦積み接続されている。【選択図】図１４