POWER OVERLAY PACKAGE FOR SEMICONDUCTOR DEVICE
To provide a semiconductor device with a power overlay package.SOLUTION: A semiconductor assembly includes a semiconductor device and a POL-RDL package coupled to the device. The device includes an upper surface, a gate pad, and at least one source pad disposed on the upper surface. The POL-RDL pack...
Gespeichert in:
Hauptverfasser: | , , , , |
---|---|
Format: | Patent |
Sprache: | eng ; jpn |
Schlagworte: | |
Online-Zugang: | Volltext bestellen |
Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
Zusammenfassung: | To provide a semiconductor device with a power overlay package.SOLUTION: A semiconductor assembly includes a semiconductor device and a POL-RDL package coupled to the device. The device includes an upper surface, a gate pad, and at least one source pad disposed on the upper surface. The POL-RDL package includes a dielectric layer having at least one source pad electrically coupled to the at least one source pad of the device and at least one contact pad disposed. At least one trace connection having a resistivity value electrically couples the at least one source pad of the POL-RDL package to the at least one contact pad.SELECTED DRAWING: Figure 1
【課題】パワーオーバーレイパッケージを有する半導体デバイスを提供すること。【解決手段】半導体アッセンブリは、半導体デバイスと、前記デバイスに連結されているPOL-RDLパッケージとを含む。デバイスは、上側表面と、ゲートパッドと、前記上側表面の上に配設されている少なくとも1つのソースパッドとを含む。POL-RDLパッケージは、前記デバイスの少なくとも1つの前記ソースパッドに電気的に連結されている少なくとも1つのソースパッドと、配設されている少なくとも1つのコンタクトパッドとを有する誘電体層を含む。抵抗率値を有する少なくとも1つのトレース接続部は、前記POL-RDLパッケージの少なくとも1つの前記ソースパッドを少なくとも1つの前記コンタクトパッドに電気的に連結している。【選択図】図1 |
---|