SEQUENTIAL COMPARISON TYPE A/D CONVERTER AND SEMICONDUCTOR CIRCUIT
To provide a semiconductor integrated circuit which makes less conversion errors of SARADC.SOLUTION: A semiconductor integrated circuit 200 has a switch circuit 210 and a sequential comparison type A/D converter (SARADC) 100. The SARADC100 repeats conversion processing including sample holding proce...
Gespeichert in:
| 1. Verfasser: | |
|---|---|
| Format: | Patent |
| Sprache: | eng ; jpn |
| Schlagworte: | |
| Online-Zugang: | Volltext bestellen |
| Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
| Zusammenfassung: | To provide a semiconductor integrated circuit which makes less conversion errors of SARADC.SOLUTION: A semiconductor integrated circuit 200 has a switch circuit 210 and a sequential comparison type A/D converter (SARADC) 100. The SARADC100 repeats conversion processing including sample holding processing of drawing an analog voltage VIN and sequential comparison processing of converting the analog voltage drawn in the sample holding processing to a digital signal. The SARADC100 prohibits update of an output memory 122 if a switching of the switching circuit 210 is generated when the SARADC100 is in a predetermined state.SELECTED DRAWING: Figure 1
【課題】ＳＡＲＡＤＣの変換誤差を低減した半導体集積回路を提供する。【解決手段】半導体集積回路２００は、スイッチング回路２１０および逐次比較型Ａ／Ｄコンバータ（ＳＡＲＡＤＣ）１００を備える。ＳＡＲＡＤＣ１００は、アナログ電圧ＶＩＮを取り込むサンプルホールド処理と、サンプルホールド処理において取り込んだアナログ電圧をデジタル信号に変換する逐次比較処理と、を含む変換処理を繰り返す。ＳＡＲＡＤＣ１００は、ＳＡＲＡＤＣ１００が所定の状態であるときにスイッチング回路２１０のスイッチングが発生すると、出力メモリ１２２の更新を禁止する。【選択図】図１ |
|---|