SEMICONDUCTOR MODULE
To provide a semiconductor module securing reliability of a solder for chip junction while saving space of a chip mounting area in the semiconductor module having a power semiconductor chip.SOLUTION: In a region where an end of a circuit wiring pattern 20 and a semiconductor chip 23 are close, the c...
Gespeichert in:
Hauptverfasser: | , |
---|---|
Format: | Patent |
Sprache: | eng ; jpn |
Schlagworte: | |
Online-Zugang: | Volltext bestellen |
Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
Zusammenfassung: | To provide a semiconductor module securing reliability of a solder for chip junction while saving space of a chip mounting area in the semiconductor module having a power semiconductor chip.SOLUTION: In a region where an end of a circuit wiring pattern 20 and a semiconductor chip 23 are close, the circuit wiring pattern 20 has a recess 34 recessed in the direction of the semiconductor chip 23. In the circuit wiring pattern 20, there is a side where a distance L1 between an end surface of a part where no recess 34 of the circuit wiring pattern 20 is provided and the semiconductor chip 23 is below 0.5 mm. On the side of the circuit wiring pattern 20 where the distance L1 is below 0.5 mm, the recess 34 is provided in a region between a central part 33 and a corner 32 of the side of the semiconductor chip 23, and no recess 34 is provided for the central part 33 and the corner 32 of the side of the semiconductor chip 23.SELECTED DRAWING: Figure 1
【課題】パワー半導体チップを有する半導体モジュールにおいて、チップ搭載エリアの省スペース化を実現しつつ、チップ接合用はんだの信頼性確保を実現する半導体モジュールを提供する。【解決手段】回路配線パターン20の端部と半導体チップ23とが近接する領域において、回路配線パターン20は、半導体チップ23の方向に凹んだ凹部34を有しており、回路配線パターン20は、回路配線パターン20の凹部34が設けられていない部分の端面と半導体チップ23との距離L1が0.5mm未満である辺が存在し、距離L1が0.5mm未満である回路配線パターン20の辺では、半導体チップ23の辺の中央部33と角部32との間の領域に凹部34が設けられているとともに、半導体チップ23の辺の中央部33と角部32には凹部34が設けられていない。【選択図】図1 |
---|