MANUFACTURING METHOD FOR INTEGRATED CIRCUIT DEVICE

To provide a plurality of transistors with different threshold voltages.SOLUTION: A manufacturing method for an integrated circuit device including TR1 to 3 includes forming a dummy gate insulating layer and a dummy gate on first to third active regions AC1 to 3 on a substrate 110, forming an inter-gate insulating layer that covers a side wall of the dummy gate on the substrate, forming a third gate space GS3 by removing a third dummy gate with first and second dummy gates covered using a first mask, forming an extra-gate insulating layer 128_3 on a third part 126_3 of the dummy gate insulating layer exposed at a bottom part of the third gate space, removing the first and second dummy gates using a second mask, forming first and second gate spaces GS1 and 2, removing a first part of the dummy gate insulating layer exposed at a bottom part of the first gate space with the second and third gate spaces covered using a third mask, and sequentially forming a gate insulating layer and a gate electrode 130 in the first to third gate spaces.SELECTED DRAWING: Figure 3 【課題】複数のトランジスタに互いに異なる閾値電圧を提供する。【解決手段】ＴＲ１～３を含む集積回路装置の製造方法は、基板１１０の第１～第３活性領域ＡＣ１～３上にダミーゲート絶縁層及びダミーゲートを形成し、基板上にダミーゲートの側壁をカバーするゲート間絶縁層を形成し、第１マスクを使用し第１、第２ダミーゲートをカバーした状態で第３ダミーゲートを除去し第３ゲート空間ＧＳ３を形成し、第３ゲート空間の底部に露出されたダミーゲート絶縁層の第３部分１２６＿３上にエキストラゲート絶縁層１２８＿３を形成し、第２マスクを使用して第１、第２ダミーゲートを除去し、第１、第２ゲート空間ＧＳ１、２を形成し、第３マスクを使用し第２、第３ゲート空間をカバーした状態で第１ゲート空間の底部に露出されたダミーゲート絶縁層の第１部分を除去し、第１～第３ゲート空間内にゲート絶縁層及びゲート電極１３０を順次形成する。【選択図】図３