SEMICONDUCTOR DEVICE, MANUFACTURING METHOD OF SEMICONDUCTOR DEVICE AND ARRANGEMENT METHOD OF ALIGNMENT MARKS
To provide a semiconductor device which can more properly bond chips, a manufacturing method of the semiconductor device, and an arrangement method of alignment marks.SOLUTION: A semiconductor device according to the present embodiment includes a first chip and a second chip which is bonded to the f...
Gespeichert in:
Hauptverfasser: | , , |
---|---|
Format: | Patent |
Sprache: | eng ; jpn |
Schlagworte: | |
Online-Zugang: | Volltext bestellen |
Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
Zusammenfassung: | To provide a semiconductor device which can more properly bond chips, a manufacturing method of the semiconductor device, and an arrangement method of alignment marks.SOLUTION: A semiconductor device according to the present embodiment includes a first chip and a second chip which is bonded to the first chip. The first chip includes: a first alignment mark which is provided in a first region of a bonding surface; and a plurality of first dummy pads which are provided in a second region of the bonding surface different from the first region. The second chip includes: a second alignment mark which is provided on the bonding surface correspondingly to the first alignment mark; and a plurality of second dummy pads which are provided in a region of the bonding surface different from the second alignment mark. The coverage of the first alignment mark in the first region is substantially the same as the coverage of the first dummy pads in the second region.SELECTED DRAWING: Figure 3
【課題】チップ間の貼合をより適切に行うことができる半導体装置、半導体装置の製造方法、および、アライメントマークの配置方法を提供する。【解決手段】本実施形態による半導体装置は、第1チップと、第1チップと貼合された第2チップと、を備える。第1チップは、貼合面の第1領域に設けられる第1アライメントマークと、第1領域とは異なる貼合面の第2領域に設けられる複数の第1ダミーパッドと、を有する。第2チップは、第1アライメントマークに対応して貼合面に設けられる第2アライメントマークと、第2アライメントマークとは異なる貼合面の領域に設けられる複数の第2ダミーパッドと、を有する。第1領域における第1アライメントマークの被覆率は、第2領域における第1ダミーパッドの被覆率と略同じである。【選択図】図3 |
---|