SWITCHING DEVICE AND SWITCHING MODULE

To suppress a common mode noise to the limit.SOLUTION: A switching device 1 comprises a drain fin 103 arranged below a semiconductor chip 101 via a predetermined common mode current suppression structure 2. The common mode current suppression structure 2 has: a first insulating layer 12a bonded on t...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
1. Verfasser: YAMANOUE KOUICHI
Format: Patent
Sprache:eng ; jpn
Schlagworte:
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
Beschreibung
Zusammenfassung:To suppress a common mode noise to the limit.SOLUTION: A switching device 1 comprises a drain fin 103 arranged below a semiconductor chip 101 via a predetermined common mode current suppression structure 2. The common mode current suppression structure 2 has: a first insulating layer 12a bonded on the drain fin 103; a conductive layer 2b bonded on the first insulating layer 12a; a second insulating layer 2c bonded on the conductive layer 2b; and an electrode conductor 2d bonded on the second insulating layer 2c and bonded with a drain electrode 101a of the semiconductor chip 101. The conductive layer 2b is electrically connected with a source electrode 101b of the semiconductor chip 101.SELECTED DRAWING: Figure 3 【課題】コモンモードノイズを極限まで抑制する。【解決手段】所定のコモンモード電流抑制構造2を介して半導体チップ101の下方に配置されるドレインフィン103を備えるスイッチングデバイス1である。コモンモード電流抑制構造2が、ドレインフィン103の上に接合される第1絶縁層12aと、第1絶縁層12aの上に接合される導電層2bと、導電層2bの上に接合される第2絶縁層2cと、第2絶縁層2cの上に接合されるとともに半導体チップ101のドレイン電極101aと接合される電極導体2dとを有している。導電層2bが半導体チップ101のソース電極101bと電気的に接続されている。【選択図】図3