SEMICONDUCTOR DEVICE

To suppress hot carrier deterioration without reducing an operation speed, in a semiconductor device that generates an output voltage having a voltage amplitude higher than a withstanding voltage of a transistor.SOLUTION: A P-type transistor MP0 and a P-type transistor MP2 are connected in series between a power supply terminal 11 and an output terminal 13. An N-type transistor MN0 and an N-type transistor MN2 are connected between a ground terminal 12 and a power supply terminal 13. The N-type transistor MN2 and the P-type transistor MP2 are on/off-controlled in a complementary manner in response to an input signal VIN. A gate voltage control circuit 110 changes at least one of gate voltages of the P-type transistor MP0 and the N-type transistor MN0 whose drains are electrically connected with the output terminal 13 so as to follow an output voltage VOUT at the output terminal 13 while maintaining an ON state of the P-type transistor MP0 or the N-type transistor MN0.SELECTED DRAWING: Figure 5 【課題】トランジスタの耐圧よりも高い電圧振幅の出力電圧を生成する半導体装置において、動作速度を低下させることなくホットキャリア劣化を抑制する。【解決手段】Ｐ型トランジスタＭＰ０及びＰ型トランジスタＭＰ２は、電源端子１１及び出力端子１３の間に直列接続される。Ｎ型トランジスタＭＮ０及びＮ型トランジスタＭＮ２は、接地端子１２及び電源端子１３の間に接続される。Ｎ型トランジスタＭＮ２及びＰ型トランジスタＭＰ２は、入力信号ＶＩＮに応じて相補的にオンオフされる。ゲート電圧制御回路１１０は、ドレインが出力端子１３と電気的に接続されたＰ型トランジスタＭＰ０のゲート電圧及びＮ型トランジスタＭＮ０のゲート電圧の少なくとも一方を、Ｐ型トランジスタＭＰ０又はＮ型トランジスタＭＮ０のオンを維持した上で、出力端子１３の出力電圧ＶＯＵＴに追従させて変化させる。【選択図】図５