AMPLIFIER CIRCUIT

To improve a distortion characteristic of an amplifier circuit.SOLUTION: An amplifier circuit comprises: a first FET Q1 that has a first semiconductor layer 12a, a first source electrode 14a connected with a first reference potential, a first gate electrode 18a for receiving a high-frequency signal, a first drain electrode 16a, and a first source wall 20a provided above the first gate electrode 18a; and a second FET Q2 that has a second semiconductor layer 12b, a second source electrode 14b connected with the first drain electrode 16a, a second gate electrode 18b connected with a second reference potential, a second drain electrode 16b for outputting the high-frequency signal, and a second source wall 20b provided above the second gate electrode 18b. A length L0b of the second source wall 20b in a direction in which the second source electrode 14b and the second drain electrode 16b are arranged is smaller than a length L0a of the first source wall 20a in a direction in which the first source electrode 14a and the first drain electrode 16a are arranged.SELECTED DRAWING: Figure 17 【課題】増幅回路の歪特性を向上させる。【解決手段】増幅回路は、第１半導体層１２ａと、第１基準電位に接続される第１ソース電極１４ａと、高周波信号が入力する第１ゲート電極１８ａと、第１ドレイン電極１６ａと、第１ゲート電極１８ａの上方に設けられた第１ソースウォール２０ａと、を備える第１ＦＥＴＱ１と、第２半導体層１２ｂと、第１ドレイン電極１６ａに接続された第２ソース電極１４ｂと、第２基準電位に接続される第２ゲート電極１８ｂと、高周波信号が出力する第２ドレイン電極１６ｂと、第２ゲート電極１８ｂの上方に設けられた第２ソースウォール２０ｂと、を備える第２ＦＥＴＱ２とを備える。第２ソース電極１４ｂと第２ドレイン電極１６ｂとが配列する方向における第２ソースウォール２０ｂの長さＬ０ｂは、第１ソース電極１４ａと第１ドレイン電極１６ａとが配列する方向における第１ソースウォール２０ａの長さＬ０ａより小さい。【選択図】図１７