NONVOLATILE MEMORY DEVICE

To provide a three dimensional nonvolatile memory device in which a memory cell array overlaps a partial region of a peripheral circuit.SOLUTION: A nonvolatile memory device 60B includes a first semiconductor layer 61b on which a memory cell array MCA is arranged, and a second semiconductor layer 62b on which page buffer circuits PGBUF1 and PGBUF2 and row decoders XDEC1 and XDEC2 are arranged. The memory cell array has a second size S2 smaller than a first size S1 in a first horizontal direction HD1. The second semiconductor layer has the first size in the first horizontal direction, and partially overlaps an upper part of the second semiconductor layer. An area of an overlapping area 63b on the second semiconductor layer corresponds to an area of the memory cell array. For instance, the memory cell array does not completely overlap the upper part of the second semiconductor layer, and overlaps an upper part of partial parts of the page buffer circuits PGBUF1 and PGBUF2 and an upper part of partial parts of the row decoders XDEC1 and XDEC2.SELECTED DRAWING: Figure 6 【課題】メモリセルアレイが周辺回路の一部領域にオーバーラップする三次元不揮発性メモリ装置を提供する。【解決手段】不揮発性メモリ装置６０ｂは、メモリセルアレイＭＣＡが配置された第１半導体層６１ｂと、ページバッファ回路ＰＧＢＵＦ１、ＰＧＢＵＦ２及びロウデコーダＸＤＥＣ１、ＸＤＥＣ２が配置された第２半導体層６２ｂ、を含む。メモリセルアレイは、第１水平方向ＨＤ１に第１サイズＳ１よりも小さい第２サイズＳ２を有し、第２半導体層は、第１水平方向に第１サイズを有し、第２半導体層の上部に部分的にオーバーラップする。第２半導体層上のオーバーラップ領域６３ｂの面積は、メモリセルアレイの面積に対応する。例えば、メモリセルアレイは、第２半導体層の上部に完全にオーバーラップせず、ページバッファ回路ＰＧＢＵＦ１、ＰＧＢＵＦ２の一部領域の上部及びロウデコーダＸＤＥＣ１、ＸＤＥＣ２の一部領域の上部にオーバーラップする。【選択図】図６