CONVOLUTIONAL BLOCK HAVING HIGH AREA EFFICIENCY

To provide a circuit and a system which decreases a circuit area, improves power consumption, and decreases insufficiency.SOLUTION: In a hardware accelerator for a neural network, a convolutional block using a pseudo multiplication circuit for implementing parallel multiplication includes a product sum circuit having a plurality of pseudo multiplication circuits arranged in parallel. Each pseudo multiplication circuit receives a set of weights and a set of inputs, and multiplies inputs with respective weights of each input. Then, the results of multiplication are totally added, namely accumulated, by one or more accumulation circuits 210. An additional parameter called a bias is also added by using an adder 220 for generating an activation output before application of an arbitrary final arithmetic 230.SELECTED DRAWING: Figure 2 【課題】回路面積を削減し、電力消費を改善し、不足を削減する回路及びシステムを提供する【解決手段】ニューラルネットワークのためのハードウェアアクセラレータにおいて、並列乗算を実装するために擬似乗算回路を使用する畳み込みブロックは、並列に配置された複数の擬似乗算回路を有する積和回路を含む。各擬似乗算回路は、重みのセットと入力のセットとを受信し、入力に、各入力についての夫々の重みを乗算する。乗算の結果は、その後、１つ又は複数の累積回路２１０によって総和すなわち累積される。活性化出力を生成するために任意の最終演算２３０が適用される前に、バイアスと呼ばれる追加のパラメータも、加算器２２０を用いて加算される。【選択図】図２