SEMICONDUCTOR DEVICE, AD CONVERTER, AND AD CONVERSION METHOD
To provide a technique capable of reducing a processing time.SOLUTION: A semiconductor device comprises a sequential comparison type AD converter that executes an AD conversion processing by performing a processing for sampling an analog input signal and a sequential comparison processing to output...
Gespeichert in:
Hauptverfasser: | , , |
---|---|
Format: | Patent |
Sprache: | eng ; jpn |
Schlagworte: | |
Online-Zugang: | Volltext bestellen |
Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
Zusammenfassung: | To provide a technique capable of reducing a processing time.SOLUTION: A semiconductor device comprises a sequential comparison type AD converter that executes an AD conversion processing by performing a processing for sampling an analog input signal and a sequential comparison processing to output a digital output signal. The AD converter comprises: a high-order DAC; a redundancy DAC; a low-order DAC; a comparator that compares an output voltage of the high-order DAC, the redundancy DAC, and the low-order DAC with a comparison reference voltage; a control circuit that controls a sequential comparison by the high-order DAC, the redundancy DAC, and the low-order DAC and generates the digital output signal on the basis of a comparison result of the comparator; and a correction circuit. The correction circuit comprises: an error correction circuit that corrects an error of a high-order bit by a redundancy bit; and a mean-value circuit that calculates a mean value of a conversion value of a plurality of low-bits supplied at a plurality of times.SELECTED DRAWING: Figure 5
【課題】処理時間を短縮することができる技術を提供することである。【解決手段】半導体装置はアナログ入力信号をサンプリングする処理と逐次比較処理とを行って、AD変換処理を実行し、デジタル出力信号を出力する逐次比較型のAD変換器と、を備える。AD変換器は、上位DACと、冗長DACと、下位DACと、上位DAC、冗長DAC及び下位DACの出力電圧と比較基準電圧とを比較する比較器と、比較器の比較結果に基づいて、上位DAC、冗長DAC及び下位DACによる逐次比較を制御し、デジタル出力信号を生成する制御回路と、補正回路と、を備える。補正回路は、上位ビットのエラーを冗長ビットにより補正するエラーコレクション回路と、複数回に亘って供給される複数個の下位ビットの変換値の平均値を算出する平均化回路と、を備える。【選択図】図5 |
---|