POWER UNIT

To provide a power unit which can suppress a loss to be generated by a switching element constituting a three-level inverter circuit.SOLUTION: An inverter circuit 2 of a power unit A1 comprises: a first arm 21 in which serially connected switching elements S1a, S1b (a first switch group) and switching elements S2a, S2b (a second switch group) are serially connected; a second arm 22 in which switching elements S3a, S3b (a third switch group) and switching elements S4a, S4b (a fourth switch group) are serially connected; serially connected capacitors C1, C2; diodes D1 to D4 connected between a connection point O between the capacitors C1, C2 and a connection point of the two respective switching elements of the first to fourth switch groups; and reflux diodes connected in inversely parallel with the respective switching elements. The first and third switch groups are on a positive electrode side, and there is a period during which the switching elements S1a, S1b, S3a, S3b are simultaneously turned on.SELECTED DRAWING: Figure 1 【課題】３レベルインバータ回路を構成するスイッチング素子が発生させる損失を抑制できる電源装置を提供する。【解決手段】電源装置Ａ１のインバータ回路２は、直列接続されたスイッチング素子Ｓ１ａ，Ｓ１ｂ（第１スイッチ群）と、スイッチング素子Ｓ２ａ，Ｓ２ｂ（第２スイッチ群）とが直列接続された第１アーム２１と、スイッチング素子Ｓ３ａ，Ｓ３ｂ（第３スイッチ群）と、スイッチング素子Ｓ４ａ，Ｓ４ｂ（第４スイッチ群）とが直列接続された第２アーム２２と、直列接続されたコンデンサＣ１，Ｃ２と、コンデンサＣ１，Ｃ２の接続点Ｏと、第１ないし４スイッチ群のそれぞれ２個のスイッチング素子の接続点との間に接続されたダイオードＤ１～Ｄ４と、各スイッチング素子にそれぞれ逆並列接続された還流ダイオードと、を有する。第１，３スイッチ群は正極側であり、スイッチング素子Ｓ１ａ，Ｓ１ｂ，Ｓ３ａ，Ｓ３ｂが同時にオンになる期間がある。【選択図】図１