SEMICONDUCTOR STORAGE DEVICE

To provide a semiconductor storage device that operates at high speed.SOLUTION: A semiconductor storage device includes: a plurality of memory cell arrays including a first memory cell and a first word line connected to the first memory cell; a first wiring electrically connected to a plurality of f...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
1. Verfasser: KUMAZAKI NORIYASU
Format: Patent
Sprache:eng ; jpn
Schlagworte:
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
Beschreibung
Zusammenfassung:To provide a semiconductor storage device that operates at high speed.SOLUTION: A semiconductor storage device includes: a plurality of memory cell arrays including a first memory cell and a first word line connected to the first memory cell; a first wiring electrically connected to a plurality of first word lines corresponding to the plurality of memory cell arrays; a driver circuit electrically connected to the first wiring; a plurality of second wiring electrically connected to the first wiring via the driver circuit; a voltage generation circuit including a plurality of output terminals provided corresponding to the plurality of second wirings; and a plurality of first circuits provided corresponding to the plurality of memory cell arrays. The voltage generation circuit is electrically connected to the plurality of first word lines via a first current path including the plurality of second wirings, the driver circuit, and the first wiring. In addition, the voltage generation circuit includes the plurality of second wirings and the plurality of first circuits and is electrically connected to the plurality of first word lines via a second current path not including the driver circuit.SELECTED DRAWING: Figure 7 【課題】高速に動作する半導体記憶装置を提供する。【解決手段】半導体記憶装置は、第1メモリセル及び第1メモリセルに接続された第1ワード線を含む複数のメモリセルアレイと、複数のメモリセルアレイに対応する複数の第1ワード線に電気的に接続された第1配線と、第1配線に電気的に接続されたドライバ回路と、ドライバ回路を介して第1配線に電気的に接続された複数の第2配線と、複数の第2配線に対応して設けられた複数の出力端子を備える電圧生成回路と、複数のメモリセルアレイに対応して設けられた複数の第1回路と、を備える。電圧生成回路は、複数の第2配線と、ドライバ回路と、第1配線と、を含む第1の電流経路を介して、複数の第1ワード線に電気的に接続されている。また、電圧生成回路は、複数の第2配線と、複数の第1回路と、を含み、ドライバ回路を含まない第2の電流経路を介して、複数の第1ワード線に電気的に接続されている。【選択図】図7