MEMORY DEVICE AND METHOD FOR OPERATING MEMORY DEVICE
To provide a memory device which accelerates MAC calculation and a method for operating the memory device.SOLUTION: A memory device is composed of a plurality of page buffers which stores input data and a plurality of memory planes which is coupled to the page buffers, and a plurality of weights is...
Gespeichert in:
Hauptverfasser: | , , , |
---|---|
Format: | Patent |
Sprache: | eng ; jpn |
Schlagworte: | |
Online-Zugang: | Volltext bestellen |
Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
Zusammenfassung: | To provide a memory device which accelerates MAC calculation and a method for operating the memory device.SOLUTION: A memory device is composed of a plurality of page buffers which stores input data and a plurality of memory planes which is coupled to the page buffers, and a plurality of weights is stored in the memory planes based on a received address of the memory planes. The memory planes perform bit multiplication in parallel on the plurality of weights and the input data included in the page buffers to generate a plurality of bit multiplication results in parallel. The bit multiplication results are returned to and stored into the page buffers, and the plurality of page buffers and at least one accumulation circuit coupled to the page buffers perform bit accumulation on the bit multiplication results of the memory planes in parallel or sequentially to generate product sum (MAC) arithmetic results.SELECTED DRAWING: Figure 1
【課題】MAC演算を加速させるメモリデバイス及びその動作方法を提供する。【解決手段】メモリデバイスは、入力データを格納する複数のページバッファと、これらのページバッファに結合された複数のメモリプレーンで構成され、メモリプレーンの受信済みアドレスに基づいて、複数の重みがメモリプレーンに格納される。メモリプレーンは、複数の重みとページバッファに含まれる入力データとに対してビット乗算を並列に行い、複数のビット乗算結果を並列に生成する。ビット乗算結果は、ページバッファに戻されて格納される、複数のページバッファと、これらのページバッファに結合された少なくとも1つの累算回路は、メモリプレーンのビット乗算結果に対してビット累算を並列にまたは順番に行って積和(MAC)演算結果を生成する。【選択図】図1 |
---|