SEMICONDUCTOR DEVICE, MANUFACTURING METHOD OF SEMICONDUCTOR DEVICE AND ELECTRONIC APPARATUS
To realize a high performance semiconductor device which suppresses disconnection of a via wiring line provided in a substrate and a diamond layer that are bonded.SOLUTION: A semiconductor device 1A comprises: a substrate 10; and a diamond layer 30 that is bonded to the substrate. The substrate 10 h...
Gespeichert in:
1. Verfasser: | |
---|---|
Format: | Patent |
Sprache: | eng ; jpn |
Schlagworte: | |
Online-Zugang: | Volltext bestellen |
Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
Zusammenfassung: | To realize a high performance semiconductor device which suppresses disconnection of a via wiring line provided in a substrate and a diamond layer that are bonded.SOLUTION: A semiconductor device 1A comprises: a substrate 10; and a diamond layer 30 that is bonded to the substrate. The substrate 10 has an inclined surface 12 that is inclined relative to a surface 10b at an edge part 11a of a via hole 11 which penetrates from one surface 10b to the other surface 10a. The diamond layer 30 has a via hole 31 which penetrates from one surface 30b to the other surface 30a being bonded to the substrate 10, and in which an edge part 31a faces a part being on an inner side of an outer edge 12a of the inclined surface 12. An embedded layer 40 having a via hole 41 communicating with the via holes 11 and 31 is provided between the inclined surface 12 of the substrate 10 and a surface 30a of the diamond layer 30. Through this, disconnection of the via wiring line 60 provided on inner surfaces of the via holes 11, 41 and 31 is suppressed, as is deterioration of performance of the semiconductor device 1A.SELECTED DRAWING: Figure 9
【課題】接合される基板及びダイヤモンド層に設けられるビア配線の断線を抑えた高性能の半導体装置を実現する。【解決手段】半導体装置1Aは、基板10及びそれと接合されるダイヤモンド層30を含む。基板10は、一方の面10bから他方の面10aまで貫通するビアホール11の縁部11aに、面10bに対して傾斜した傾斜面12を有する。ダイヤモンド層30は、一方の面30bから基板10と接合される他方の面30aまで貫通し、縁部31aが傾斜面12のその外縁12aよりも内側の部位と対向するビアホール31を有する。基板10の傾斜面12とダイヤモンド層30の面30aとの間には、ビアホール11,31と連通するビアホール41を有する埋め込み層40が設けられる。これにより、ビアホール11,41,31の内面に設けられるビア配線60の断線が抑えられ、半導体装置1Aの性能の低下が抑えられる。【選択図】図9 |
---|