SEMICONDUCTOR STORAGE DEVICE

To provide a semiconductor storage device capable of improving noise resistance by suppressing propagation delay of a signal.SOLUTION: A semiconductor storage device comprises wiring layers M1 and M2. The wiring layer M1 comprises a signal line 10 for transmitting a data signal, and a plurality of d...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
Hauptverfasser: UMAGOME YOICHI, MIZUTA YOICHI, TAKAHASHI YOSHIAKI, SAKURAI SEISHI, OZAWA TORU, NAKAO KOJI
Format: Patent
Sprache:eng ; jpn
Schlagworte:
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
Beschreibung
Zusammenfassung:To provide a semiconductor storage device capable of improving noise resistance by suppressing propagation delay of a signal.SOLUTION: A semiconductor storage device comprises wiring layers M1 and M2. The wiring layer M1 comprises a signal line 10 for transmitting a data signal, and a plurality of dummy patterns DM formed of the same material as the signal line. The wiring layer M2 comprises a potential supply line 20 for supplying a voltage Vdd, and a potential power supply line 30 for supplying a voltage Vss. The dummy pattern DM is electrically connected to the potential power line 20 or 30. In a dummy pattern DM arranged adjacent to the signal line 10, a surface facing the signal line 10 is composed of a first surface in which a distance to the signal line 10 is a first distance, and a second surface in which the distance to the signal 10 is a second distance different from the first distance.SELECTED DRAWING: Figure 5A 【課題】信号の伝搬遅延を抑制しつつノイズ耐性を向上させることができる半導体記憶装置を提供する。【解決手段】配線層M1と配線層M2とを有する半導体記憶装置であって、配線層M1は、データ信号を伝達する信号線10と、信号線と同じ材料で形成される複数のダミーパターンDMとを有し、配線層M2は、電圧Vddを供給する電位供給線20と、電圧Vssを供給する電位供給線30とを有する。ダミーパターンDMは、電位供給線20、30のいずれか一方と電気的に接続されており、信号線10と隣接して配置されるダミーパターンDMにおいて、信号線10と対向する面は、信号線10との距離が第1距離である第1面と、信号線10との距離が第1距離と異なる第2距離である第2面とから構成される【選択図】図5A