MEMORY DEVICE AND MANUFACTURING METHOD FOR THE SAME

To provide a laminate of nonvolatile memory devices with high integration density.SOLUTION: A 3D memory device 10 includes a substrate 110, a word line layer 120, an insulating layer 130, and a memory cell 200. The word line layer is stacked on the substrate. The insulating layer and the word line layer are stacked alternately on the substrate. The memory cells are distributed perpendicular to a main surface of the substrate along a direction where the word line layer and the insulating layer are stacked. Each memory cell includes a source line electrode SL and a bit line electrode BL, a first oxide semiconductor layer 210, and a second oxide semiconductor layer 220. The first oxide semiconductor layer is surrounded by one word line layer and any of the source line electrode SL and the bit line electrode BL. The second oxide semiconductor layer is disposed between one word line layer and the first oxide semiconductor layer.SELECTED DRAWING: Figure 10 【課題】不揮発性メモリデバイスの高集積密度の積層体を提供する。【解決手段】３Ｄメモリデバイス１０は、基板１１０と、ワード線層１２０と、絶縁層１３０と、メモリセル２００と、を含む。ワード線層は、基板上に積層される。絶縁層は、それぞれワード線層と交互に基板上に積層される。メモリセルは、ワード線層及び絶縁層の積層方向に沿って基板の主表面に対して垂直に分布する。各メモリセルは、ソース線電極ＳＬ及びビット線電極ＢＬと、第１の酸化物半導体層２１０と、第２の酸化物半導体層２２０と、を含む。第１の酸化物半導体層は、ワード線層の１つ、ソース線電極ＳＬ及びビット線電極ＢＬのいずれかによって周囲が囲まれる。第２の酸化物半導体層は、ワード線層の１つと第１の酸化物半導体層との間に配置される。【選択図】図１０