SOLID-STATE IMAGING ELEMENT AND ELECTRONIC APPARATUS
To form a pad at a shallow position while suppressing a decrease in quality of a backside illumination type solid-state imaging element.SOLUTION: A solid-state imaging element includes a pixel substrate in which a light convergence layer that converges incident light to a photoelectric conversion el...
Gespeichert in:
Hauptverfasser: | , |
---|---|
Format: | Patent |
Sprache: | eng ; jpn |
Schlagworte: | |
Online-Zugang: | Volltext bestellen |
Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
Zusammenfassung: | To form a pad at a shallow position while suppressing a decrease in quality of a backside illumination type solid-state imaging element.SOLUTION: A solid-state imaging element includes a pixel substrate in which a light convergence layer that converges incident light to a photoelectric conversion element, a semiconductor layer including the photoelectric conversion element, and a wiring layer including a wire and a first pad for external connection are stacked, and at least a part of a first surface of the first pad is exposed by a penetration hole penetrating the light convergence layer and the semiconductor layer. A first wire in the wiring layer is connected to a second surface on the opposite side of the first surface of the first pad through a veer. The present technique is applicable to a backside illumination type CMOS image sensor, for example.SELECTED DRAWING: Figure 13
【課題】裏面照射型の固体撮像素子の品質の低下を抑制しつつ、パッドを浅い位置に形成することができるようにする。【解決手段】固体撮像素子は、入射光を光電変換素子に集光する集光層と、前記光電変換素子が形成されている半導体層と、配線及び外部接続用の第1のパッドが形成されている配線層とが積層され、前記集光層及び前記半導体層を貫通する貫通孔により前記第1のパッドの第1の面の少なくとも一部が露出している画素基板を備え、前記配線層の第1の配線が、ビアを介して前記第1のパッドの前記第1の面と反対側の第2の面に接続されている。本技術は、例えば、裏面照射型のCMOSイメージセンサに適用できる。【選択図】図13 |
---|