NET LIST GENERATION METHOD

To enable efficient search for a short-circuit danger location.SOLUTION: A second layout pattern with information of a plurality of nodes added is generated based on a first net list with nodes representing connections of a semiconductor integrated circuit and a first layout pattern representing wiring of the semiconductor integrated circuit. Separation distances between one or two or more sides of a first node and one or two or more vertices of a second node in the plurality of nodes are measured, respectively. When it is searched that the separation distances are smaller than or equal to the size of dust mixed in the semiconductor integrated circuit, it is determined that there is short-circuit danger locations between the first node and the second node, and short-circuit required location lists for making short-circuits between the first node and the second node with predetermined elements are generated. Each of the short-circuit required location lists is added to the first net list to generate a second net list for defect detection simulation.SELECTED DRAWING: Figure 6 【課題】短絡危険箇所を効率的に探索できるようにする。【解決手段】半導体集積回路の接続を表すノードを備えた第１ネットリストと前記半導体集積回路の配線を表す第１レイアウトパターンに基づいて、複数のノードの情報が付加された第２レイアウトパターンを生成し、前記複数のノードの内の第１ノードの１又は２以上の辺と第２ノードの１又は２以上の頂点の間の離間距離をそれぞれ測定し、前記離間距離が前記半導体集積回路内に混入するダストのサイズ以下になっていることが探索されたとき、前記第１ノードと前記第２ノードの間に短絡危険箇所が存在すると判断して、前記第１ノードと前記第２ノードの間を所定素子で短絡するための要短絡箇所リストを生成し、該要短絡箇所リストの個々を前記第１ネットリストに加えて欠陥検出シミュレーション用の第２ネットリストを生成する。【選択図】図６