INSTRUCTION LENGTH DECODER SYSTEM AND METHOD

To provide a system that includes an instruction buffer that stores bytes representative of one or more macroinstructions and instruction length decoder circuitry.SOLUTION: In a data processing system, an instruction length decoder circuitry (speculative instruction length decode chain system 720) includes a non-serial first multiplexer circuitry having first input lines receiving first input data representative of a speculative length of a first macroinstruction of the plurality of macroinstructions, and a first selector that selects from the first input lines via a one-hot selector vector. The instruction length decoder circuitry also includes a first output line communicatively coupled to second selector. The first output line causes the selector to select from a second input data representative of a first location of a first ending byte for the first macroinstruction, relating to a value x. The first multiplexer circuitry and the second selector output start and end byte locations for the macroinstructions.SELECTED DRAWING: Figure 8 【課題】１または複数のマクロ命令を表すバイトを格納する命令バッファおよび命令長デコーダ回路を含むシステムを提供する。【解決手段】データ処理システムにおいて、命令長デコーダ回路（投機的命令長デコードチェーンシステム７２０）は、複数のマクロ命令の第１マクロ命令の投機的長さを表す第１入力データを受信する第１入力ラインを含む非順次の第１マルチプレクサ回路と、ワンホットセレクタベクトルを介して第１入力ラインから選択する第１セレクタとを有する。命令長デコーダ回路はまた、第２セレクタに通信可能に結合される第１出力ラインを含み、第１出力ラインは、セレクタに、値ｘに関連して第１マクロ命令の第１終了バイトの第１位置を表す第２入力データから選択させる。第１マルチプレクサ回路および第２セレクタは、マクロ命令の開始バイトおよび終了バイトの位置を出力する。【選択図】図８