SEQUENTIAL COMPARISON AD CONVERTER

To provide a sequential comparison AD converter that improves differential nonlinearity error in a small area even when elements that make up a DA converter vary.SOLUTION: A sequential comparison AD converter 100 includes a comparison circuit 2 that compares an input analog signal with a reference s...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
1. Verfasser: KONNO SHOTA
Format: Patent
Sprache:eng ; jpn
Schlagworte:
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
Beschreibung
Zusammenfassung:To provide a sequential comparison AD converter that improves differential nonlinearity error in a small area even when elements that make up a DA converter vary.SOLUTION: A sequential comparison AD converter 100 includes a comparison circuit 2 that compares an input analog signal with a reference signal, a sequential comparison register 33 that outputs an output digital signal composed of a first bit signal and a second bit signal, a calculation unit 34 that outputs a third bit signal and a fourth bit signal, a first bit DA converter 4 that converts the third bit signal to a first analog signal, a second bit DA converter 5 that converts the fourth bit signal to a second analog signal, and a reference signal generation unit 6 that generates a reference signal on the basis of the first analog signal and the second analog signal. The calculation unit 34 outputs the third bit signal and the fourth bit signal on the basis of a fifth bit signal which is determined before a control signal that controls whether to perform the calculation on the output digital signal of the second bit signal transitions to a first logical value.SELECTED DRAWING: Figure 1 【課題】DA変換器を構成する素子にばらつきがある場合にも、小面積で、微分非直線性誤差を改善する逐次比較AD変換器を提供する。【解決手段】逐次比較AD変換器100は、入力アナログ信号と参照信号を比較する比較回路2と、第1ビット信号と第2ビット信号とで構成される出力デジタル信号を出力する逐次比較レジスタ33と、第3ビット信号と第4ビット信号とを出力する演算部34と、第3ビット信号を第1アナログ信号に変換する第1ビットDA変換器4と、第4ビット信号を第2アナログ信号に変換する第2ビットDA変換器5と、第1アナログ信号と第2アナログ信号とに基づいて、参照信号を生成する参照信号生成部6と、を備える。演算部34は、第2ビット信号のうち、出力デジタル信号に対して演算を行うか否かを制御する制御信号が第1論理値に遷移するまでに判定された、第5ビット信号に基づいて、第3ビット信号と第4ビット信号とを出力する。【選択図】図1