CLOCK DATA RECOVERY CIRCUIT AND DISPLAY DEVICE INCLUDING THE SAME

To provide a clock data recovery circuit with the wide operation frequency range, and a display device including the same.SOLUTION: A system includes a timing controller that outputs a data packet in which a clock signal is embedded in a reference clock signal and a data signal, a clock data recovery (CDR) circuit 100 that receives a reference clock signal CK_REF and the data packet from the timing controller, and a display panel that displays an image on the basis of the received data packet. Upon the reception of CK_REF, the CDR circuit detects the frequency range of CK_REF using a first internal clock signal CK_VCO1, adjusts a parameter that determines the jitter characteristic of the clock data recovery circuit on the basis of that, outputs a second internal clock signal CK_VCO2 by adjusting the frequency of CK_VCO1, and upon the reception of the data packet, restores the data signal and the clock signal synchronizing with the data signal from the data packet.SELECTED DRAWING: Figure 3 【課題】広い動作周波数範囲を有するクロックデータ復元回路及びこれを含むディスプレイ装置を提供する。【解決手段】システムは、基準クロック信号とデータ信号にクロック信号が埋め込まれたデータパケットを出力するタイミングコントローラと、タイミングコントローラから基準クロック信号ＣＫ＿ＲＥＦ及びデータパケットを受信するクロックデータ復元（ＣＤＲ）回路１００と、受信したデータパケットに基づいて画像を表示するディスプレイパネルとを備える。ＣＤＲ回路は、ＣＫ＿ＲＥＦを受信すると、第１内部クロック信号ＣＫ＿ＶＣＯ１を用いてＣＫ＿ＲＥＦの周波数範囲を検出し、それに基づいてクロックデータ復元回路のジッタ特性を決定するパラメータを調整し、ＣＫ＿ＶＣＯ１の周波数を調整して第２内部クロック信号ＣＫ＿ＶＣＯ２を出力し、データパケットを受信するとデータパケットからデータ信号及びデータ信号に同期したクロック信号を復元する。【選択図】図３