GATE DRIVE CIRCUIT AND GATE DRIVE SYSTEM

To provide a gate drive circuit and a gate drive system capable of further suppressing current bias between power devices connected in parallel.SOLUTION: A gate drive circuit (1) includes: a target waveform generation unit (13) that generates a target waveform; a drive waveform generation unit (141) that generates a drive waveform on the basis of the target waveform with reference to on-timing setting information (141a) indicating the amount of change in timing to turn on/off a power device (2) and off-timing setting information (141b); a drive control unit (11) that drives the power device on and off on the basis of the drive waveform; state detection units (121, 122) that detect the state of the power device; a prediction waveform generation unit (144) that generates the prediction waveform of a voltage applied to the power device; and an update unit (15) that updates the on-timing setting information and the off-timing setting information on the basis of the comparison result between the state detection result and the predicted waveform.SELECTED DRAWING: Figure 1 【課題】並列接続されたパワーデバイス間の電流偏りをより抑制可能なゲート駆動回路、及びゲート駆動システムを提供する。【解決手段】ゲート駆動回路（１）は、目標波形を生成する目標波形生成部（１３）と、パワーデバイス（２）をオンオフするタイミングの変更量を示すオンタイミング設定情報（１４１ａ）、及びオフタイミング設定情報（１４１ｂ）を参照し、目標波形を基に、駆動波形を生成する駆動波形生成部（１４１）と、駆動波形を基に、パワーデバイスをオンオフ駆動する駆動制御部（１１）と、パワーデバイスの状態を検出する状態検出部（１２１、１２２）と、パワーデバイスに印加される電圧の予測波形を生成する予測波形生成部（１４４）と、状態の検出結果と予測波形との比較結果を基に、オンタイミング設定情報、及びオフタイミング設定情報を更新する更新部（１５）と、を有している。【選択図】図１