FPGA OFF-LOADING DETERMINATION PROGRAM, FPGA OFF-LOADING DETERMINATION METHOD, AND INFORMATION PROCESSING APPARATUS

To provide a program, a method, and an information processing apparatus which easily determine whether an operation on a processing object is FPGA off-loadable or not.SOLUTION: An FPGA off-loading determination program executes: first determination processing of determining that off-loading from a first integrated circuit having a fixed logic circuit configuration to a programmable second integrated circuit is possible if a resolution of an object image obtained from operation information accepted for determining whether or not to perform the off-loading is equal to or higher than a threshold of loading-off suitability; second determination processing of determining that the off-loading is possible if the operation information determines that access to a memory mounted in the second integrated circuit is continuous in an operation; third determination processing of determining that the off-loading is possible if the operation information determines that the operation can be processed in parallel; and decision processing of deciding whether the off-loading is possible or not in accordance with combination of respective positive or negative determinations in the first to third processing and outputting a decision to a storage unit.SELECTED DRAWING: Figure 12 【課題】処理対象に対する演算がＦＰＧＡ化に向いているか否かの判断を容易に行うプログラム、方法及び情報処理装置を提供するする。【解決手段】ＦＰＧＡ化判断プログラムは、論理回路構成が固定の第１集積回路からプログラム可能な第２集積回路へオフロードするか否かの判断のために受け付けた演算情報から得られる対象画像の解像度が、オフロードの適否の閾値以上である場合、該オフロードが可能であると判定する第１判定処理と、演算情報が演算において第２集積回路に搭載するメモリへのアクセスが連続すると判断した場合、オフロードが可能であると判定する第２判定処理と、演算情報が演算を並列に処理できると判断した場合、オフロードが可能であると判定する第３判定処理と、第１乃至３判定処理のそれぞれによる肯定判定又は否定判定の組み合せにより、オフロードの可否を決定して記憶部に出力する決定処理と、を実行する。【選択図】図１２