FLASH TRANSLATION LAYER WITH HIERARCHICAL SECURITY

To provide apparatuses and methods for secure and reliable flash accesses of software programs that a CPU executes.SOLUTION: A computing device 100 comprises a non-volatile memory (NVM) interface 105 and a processor 103. The NVM interface 105 is configured to communicate with a flash 106. The processor 103 is configured to: store, in the flash 106, at least data entries including data, and mapping entries including mapping information that indicate physical addresses in which the data entries are stored in the flash 106; and verify authenticity of the data entries and of the mapping entries using a hierarchical authentication scheme. In the hierarchical authentication scheme, the data entries include first authentication information for authenticating the data, and the mapping entries include second authentication information for authenticating both the mapping information and the data entries.SELECTED DRAWING: Figure 1 【課題】ＣＰＵが実行するソフトウェアプログラムのセキュアで信頼できるフラッシュアクセスのための装置および方法を提供する。【解決手段】コンピュータシステム１００は、ＮＶＭ（不揮発性メモリ）インタフェース１０５とプロセッサ１０３とを有する。ＮＶＭインタフェース１０５は、フラッシュ１０６と通信するように構成される。プロセッサ１０３は、フラッシュ１０６に少なくともデータを含むデータエントリ、およびデータエントリがフラッシュ１０６に格納されている物理アドレスを示すマッピング情報を含むマッピングエントリを格納し、階層認証方式を使用して、データエントリとマッピングエントリの信頼性を検証する。階層認証方式は、データエントリがデータを認証する第１の認証情報を含み、マッピングエントリがマッピング情報とデータエントリの両方を認証する第２の認証情報を含む。【選択図】図１