CLOCK GENERATION CIRCUIT, SEMICONDUCTOR INTEGRATED CIRCUIT, AND DEVICE INCLUDING SEMICONDUCTOR INTEGRATED CIRCUIT

To allow for changing an operation frequency of an internal circuit at a high resolution without depending on PLL performance.SOLUTION: A clock generation circuit in a semiconductor integrated circuit outputs a clock signal to one or a plurality of internal circuits of the semiconductor integrated circuit, and includes a variable oscillation circuit and a selection circuit. The variable oscillation circuit generates a second clock signal, which is a clock signal based on one frequency, from a plurality of clock signals, and outputs the second clock signal. The selection circuit outputs any of the first clock signal input from the outside and the second clock signal input from the variable oscillation circuit. A clock signal output to the circuit is a clock signal generated on the basis of the clock signal output from the selection circuit.SELECTED DRAWING: Figure 1 【課題】ＰＬＬの性能に依存せずに、高い分解能で内部回路の動作周波数を変更可能とする。【解決手段】半導体集積回路内のクロック生成回路は、半導体集積回路の内部回路である一つ又は複数の回路に対してクロック信号を出力する回路であり、可変発振回路と、選択回路とを有する。可変発振回路は、複数の周波数の中から一の周波数に基づくクロック信号である第２のクロック信号を生成し、当該第２のクロック信号を出力する。選択回路は、外部から入力された第１のクロック信号と可変発振回路から入力された第２のクロック信号とのいずれか一方を出力する。回路に対して出力されるクロック信号は、当該選択回路から出力されたクロック信号に基づき生成されるクロック信号である。【選択図】 図１