ISOLATED SEMICONDUCTOR LAYER IN BULK WAFER BY LOCALIZED SILICON EPITAXIAL SEED FORMATION

To provide a semiconductor layer forming a thin layer having a device quality silicon on an embedded oxide layer.SOLUTION: In an integrated circuit 100, an embedded isolation layer 124 is formed in an isolation concave 118 on a substrate 102 of a single crystal silicon base. A lateral direction surf...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
Hauptverfasser: JEFFREY R DEBORD, DANIEL NELSON CAROTHERS
Format: Patent
Sprache:eng ; jpn
Schlagworte:
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
Beschreibung
Zusammenfassung:To provide a semiconductor layer forming a thin layer having a device quality silicon on an embedded oxide layer.SOLUTION: In an integrated circuit 100, an embedded isolation layer 124 is formed in an isolation concave 118 on a substrate 102 of a single crystal silicon base. A lateral direction surface 132 in which the substrate is exposed in the embedded isolation layer is covered with a dielectric side wall 136. A seed trench 140 is formed via the embedded isolation layer in order to expose the substrate. A seed layer 144 of the single crystal silicon base is extended from a top front surface 126 of the embedded isolation layer, and formed via the seed trench. A non-crystal region 150 of the silicon base is formed so as to be in contact with the seed layer. A cap layer 152 is formed on an epitaxial layer 146. A discharge dielectric crystallization process converts the non-crystal region into a single crystal layer aligned with the seed layer. The cap layer is removed, and the single crystal layer is flattened while leaving a semiconductor layer 114 isolated on the embedded isolation layer.SELECTED DRAWING: Figure 1L 【課題】埋め込み酸化物層の上にデバイス品質シリコンの薄い層を形成する半導体層を提供する。【解決手段】集積回路100において、単結晶シリコンベースの基板102における隔離窪み118に埋め込み隔離層124を形成する。埋め込み隔離層における基板の露出された横方向表面132が誘電体側壁136で覆われる。基板を露出させるために埋め込み隔離層を介してシードトレンチ140が形成される。単結晶シリコンベースのシード層144が、埋め込み隔離層の頂部表面126より上に延在して、シードトレンチを介して形成される。シード層に接してシリコンベースの非結晶領域150が形成される。エピタキシャル層146の上にキャップ層152が形成される。放射誘導再結晶化プロセスが、非結晶領域をシード層と整合される単結晶層に変換する。キャップ層が取り除かれ、埋め込み隔離層の上の隔離された半導体層114を残して、単結晶層が平坦化される。【選択図】図1L