A/D CONVERSION PROCESSING DEVICE
To reduce the circuit scale of an A/D conversion processing device.SOLUTION: An A/D conversion processing device 1 is configured so that a selection section 11A sequentially selects one input system from input systems IN1-IN3. A/D converter 12 converts an analog signal input from the input system se...
Gespeichert in:
1. Verfasser: | |
---|---|
Format: | Patent |
Sprache: | eng ; jpn |
Schlagworte: | |
Online-Zugang: | Volltext bestellen |
Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
Zusammenfassung: | To reduce the circuit scale of an A/D conversion processing device.SOLUTION: An A/D conversion processing device 1 is configured so that a selection section 11A sequentially selects one input system from input systems IN1-IN3. A/D converter 12 converts an analog signal input from the input system selected by the selection section 11A to a digital signal. A distribution section 13A distributes digital signals output from the A/D converter 12, corresponding to the input systems IN1-IN3. Filters 15-1 to 15-3 which are FIR filters execute interpolation processing of matching sampling timing of digital signals corresponding to each the three input systems by interpolating digital signals distributed by the distribution section 13A. The A/D conversion processing device 1 is configured so that, when the number of taps determined on the basis of the accuracy required for the interpolation processing is taken as n, the total number of multipliers which the filters 15-1 to 15-3 have is 3+n-1.SELECTED DRAWING: Figure 1
【課題】A/D変換処理装置の回路規模を削減すること。【解決手段】A/D変換処理装置1において、選択部11Aは、入力系統IN1〜IN3の中から何れか一つの入力系統を順次選択する。A/D変換器12は、選択部11Aにより選択された入力系統から入力されるアナログ信号をデジタル信号に変換する。振分部13Aは、A/D変換器12から出力されたデジタル信号を入力系統IN1〜IN3に対応して振り分ける。FIRフィルタであるフィルタ15−1〜15−3は、振分部13Aにより振り分けられたデジタル信号を補間することにより、3入力系統のそれぞれに対応するデジタル信号のサンプリングタイミングを揃える補間処理を行う。そして、A/D変換処理装置1では、補間処理に必要とされる精度に基づいて決定されるタップ数をnとした場合、フィルタ15−1〜15−3が有する乗算器の合計数が「3+n−1」個となる。【選択図】図1 |
---|