SEMICONDUCTOR DEVICE

To provide a technique capable of reducing switching loss of a semiconductor device stably.SOLUTION: A semiconductor device includes a semiconductor substrate, a trench, a gate insulation film covering the inside of the trench, a first gate electrode placed on the bottom of the trench, an electrode...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
Hauptverfasser: URAGAMI HATA, SHIMONAKA TOSHIHIRO, KUCHIKI KATSUHIRO
Format: Patent
Sprache:eng ; jpn
Schlagworte:
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
Beschreibung
Zusammenfassung:To provide a technique capable of reducing switching loss of a semiconductor device stably.SOLUTION: A semiconductor device includes a semiconductor substrate, a trench, a gate insulation film covering the inside of the trench, a first gate electrode placed on the bottom of the trench, an electrode insulation film placed on the top face of the first gate electrode, and a second gate electrode placed on the top face of the electrode insulation film, and insulated from the first gate electrode by the electrode insulation film. The semiconductor substrate has a source region facing the second gate electrode, a body region facing the second gate electrode on the underside of the source region, a drift region facing the second gate electrode on the underside of the body region, and separated from the source region by the body region, a bottom region in contact with the gate insulation film on the bottom face of the trench, and a side part region facing the first gate electrode between the body region and the bottom region.SELECTED DRAWING: Figure 2 【課題】 半導体装置のスイッチング損失を安定して低減することができる技術を提供する。【解決手段】 半導体装置は、半導体基板と、トレンチと、トレンチの内面を覆っているゲート絶縁膜と、トレンチの底部に配置されている第1ゲート電極と、第1ゲート電極の上面に配置されている電極絶縁膜と、電極絶縁膜の上面に配置されており、電極絶縁膜によって第1ゲート電極から絶縁されているいる第2ゲート電極を備える。半導体基板が、第2ゲート電極と対向しているソース領域と、ソース領域の下側で第2ゲート電極と対向しているボディ領域と、ボディ領域の下側で第2ゲート電極と対向しており、ボディ領域によってソース領域から分離されているドリフト領域と、トレンチの底面においてゲート絶縁膜に接している底部領域と、ボディ領域と底部領域の間で第1ゲート電極と対向している側部領域を有する。【選択図】図2