ERROR CHECKING FOR PRIMARY SIGNAL TRANSMITTED BETWEEN FIRST AND SECOND CLOCK DOMAINS

To provide an apparatus and method for transmitting signals between two clock domains in which at least one of a phase and a frequency of clock signals in the two clock domains is misaligned.SOLUTION: The apparatus includes a first primary interface and a first redundant interface in the first clock domain for receiving a primary signal and a first checking signal respectively, and a second primary interface and a second redundant interface in the second clock domain for outputting the primary signal and a second redundant signal, respectively. The primary signal and the checking signals are separated by a predetermined time delay and the second checking signal is generated in the second clock domain based on the primary signal. Checking circuitry is provided in the second clock domain to perform an error checking procedure based on the two checking signals and to provide the second checking signal to the second redundant interface.SELECTED DRAWING: Figure 3 【課題】２つのクロックドメインのクロック信号の位相および周波数の少なくとも一方がずれている２つのクロックドメイン間で信号を伝送するための装置および方法を提供する。【解決手段】装置は、第１のクロックドメイン内に、主信号および第１のチェック信号のそれぞれを受信するための第１の主インタフェースおよび第１の冗長インタフェースを含み、第２のクロックドメイン内に、主信号および第２の冗長信号のそれぞれを出力するための第２の主インタフェースおよび第２の冗長インタフェースを含む。主信号とチェック信号は、所定の時間遅延だけ離され、第２のチェック信号は、主信号に基づいて第２のクロックドメインで生成される。２つのチェック信号に基づいてエラーチェック手順を実行し、第２のチェック信号を第２の冗長インタフェースに提供するチェック回路が第２のクロックドメインに設けられる。【選択図】図３