CALCULATION PROCESSOR AND CONTROL METHOD OF CALCULATION PROCESSOR

To strengthen the security of a processor while avoiding the lowering of the performance of the processor.SOLUTION: A cache control part (1) registers data acquired by a memory access requirement to a cache data memory when issuing a memory access requirement in response to a speculative first memory access order which is added with a speculative access flag issued from an order issuing part, and indicating speculative execution, and an identifier of a branch order, and registers the temporary registration information of a temporary registration state indicating that the information is registered by the execution of the speculative memory access order to a cache tag on the basis of the added speculative access flag, and (2) when the temporary registration information of an entry which is issued after the speculative first memory access order, and cache-hit in the cache tag in response to a second memory access order destinated to the same address as that of the speculative first memory access order, the cache control part determines a speculative entry cache miss, and issues the memory access requirement.SELECTED DRAWING: Figure 6 【課題】プロセッサの性能低下を回避しつつ、プロセッサのセキュリティの強化を図る。【解決手段】キャッシュ制御部は、（１）命令発行部から発行された、投機的実行を示す投機アクセスフラグと分岐命令の識別子が付加された投機的第１のメモリアクセス命令に応答して、メモリアクセス要求を発行したとき、メモリアクセス要求により取得したデータをキャッシュデータメモリに登録し、付加された投機アクセスフラグに基づいて、投機的メモリアクセス命令の実行によりキャッシュ登録されたことを示す仮登録状態の仮登録情報をキャッシュタグに登録し、（２）投機的第１のメモリアクセス命令の後に発行され、投機的第１のメモリアクセス命令と同じアドレス宛の第２のメモリアクセス命令に応答して、キャッシュタグ内のキャッシュヒットしたエントリの仮登録情報が仮登録状態の場合、投機エントリキャッシュミスと判定してメモリアクセス要求を発行する。【選択図】図６