BUS CONTROL CIRCUIT AND BUS CONTROL METHOD

To provide a mechanism for ensuring acquisition of a bus authority in a serial bus in which a plurality of devices are connected to two lines of clock and data with wired AND.SOLUTION: A bus control circuit of a first device includes an output control circuit that, when failing to acquire a bus authority for data transfer, holds a clock line low so as to output identification data of the first device while temporarily stopping current transfer processing by another device, and a memory circuit that reads and stores first data appearing on the data line during a period of temporarily stopping the current transfer processing by the clock line being held low by the first device or the other device. If the first data stored in the memory circuit is different from the identification data, the output control circuit waits for transfer processing by the other device to be done after completing the current transfer processing.SELECTED DRAWING: Figure 2 【課題】クロックとデータとの２本のラインに複数のデバイスがワイヤードＡＮＤで接続されるシリアルバスにおいて、バス権獲得を保証する仕組みを提供する。【解決手段】第１のデバイスのバス制御回路は、データ転送のためのバス権獲得に失敗した場合に、クロックラインをローに保持することにより、他のデバイスによる現在の転送処理を一時的に停止しつつ第１のデバイスの識別データをデータラインに出力する出力制御回路と、第１のデバイス又は他のデバイスによりクロックラインがローに保持されて現在の転送処理が一時的に停止している期間にデータラインに現れた第１のデータを読み込んで格納するメモリ回路とを含み、出力制御回路は、メモリ回路に格納される第１のデータが識別データと異なる場合、現在の転送処理の終了後、他のデバイスによる転送処理が実行されるのを待つ。【選択図】図２