ELECTRONIC DEVICE HAVING LOW REFRESH RATE DISPLAY PIXEL WITH REDUCED SENSITIVITY TO OXIDE TRANSISTOR THRESHOLD VOLTAGE

To deal with the situation in which an arbitrary light emission current flowing in an OLED becomes insensitive to an arbitrary latent potential drift at a threshold voltage of a semiconductor oxide transistor.SOLUTION: Each display pixel includes: a light emission diode 304; a driving transistor T2...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
Hauptverfasser: HSIEH CHENGIH, ABBAS JAMSHIDI ROUDBARI, TSAI TSUNG-TING, CHANG SHIH CHANG, QIAN CHUANG, YANG SHYUAN, CHANG TING-KUO
Format: Patent
Sprache:eng ; jpn
Schlagworte:
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
Beschreibung
Zusammenfassung:To deal with the situation in which an arbitrary light emission current flowing in an OLED becomes insensitive to an arbitrary latent potential drift at a threshold voltage of a semiconductor oxide transistor.SOLUTION: Each display pixel includes: a light emission diode 304; a driving transistor T2 connected to the light emission diode 304 in series; a first semiconductor-type transistor T3 between the drain terminal and the gate terminal of the driving transistor T2; a second semiconductor-type transistor T7 between the first semiconductor-type transistor T3 and the gate terminal of the driving transistor T2; a first light emission transistor T5 connected to the driving transistor T2 and the light emission transistor 304 in series; a second light emission transistor T4 connected to the driving transistor T2 and an electric line in series; and an initiation transistor T6 directly connected to the light emission diode 304; and a data loading transistor T1 directly connected to the source terminal of the driving transistor T2.SELECTED DRAWING: Figure 6A 【課題】OLEDを通って流れる任意の発光電流は、半導体酸化物トランジスタの閾値電圧における任意の潜在的な電位ドリフトに対して非感受性となる。【解決手段】各表示画素は、発光ダイオード304と、発光ダイオード304と直列に結合された駆動トランジスタT2と、駆動トランジスタT2のドレイン端子とゲート端子との間に結合された第1の半導体型のトランジスタT3と、第1の半導体型のトランジスタT3と駆動トランジスタT2のゲート端子との間に介在する第2の半導体型のトランジスタT7と、駆動トランジスタT2及び発光ダイオード304と直列に結合された第1の発光トランジスタT5と、駆動トランジスタT2及び電力線と直列に結合された第2の発光トランジスタT4と、発光ダイオード304に直接結合された初期化トランジスタT6と、駆動トランジスタT2のソース端子に直接結合されたデータローディングトランジスタT1と、を含む。【選択図】図6A