SQUARE AND DIVISION CIRCUIT

To provide a square and division circuit which operates so that an error is reduced even if an output current of an arithmetic result is increased.SOLUTION: A circuit according to the present invention has a transistor Q11 having an emitter connected to a collector of a transistor Q7, a transistor Q12 having an emitter connected to a power source terminal 1 and having a collector and a base connected to a base of the transistor Q11, and a transistor Q13 having an emitter connected to the power source terminal 1 and a base connected to a base of the transistor Q12, and a collector connected to a base of the transistor Q7. A base current compensating circuit 5 compensates a base current of the transistor Q7. A current corresponding to the collector current of the transistor Q11 is taken from a transistor Q9 of transistors Q8, Q9 of a current mirror connection to an output terminal 2 as an output current.SELECTED DRAWING: Figure 1 【課題】演算結果の出力電流が大きくなる場合においても誤差を少なくするように動作する二乗／除算回路を提供する。【解決手段】トランジスタＱ７のコレクタにエミッタが接続されるトランジスタＱ１１と、エミッタが電源端子１に接続されコレクタとベースがトランジスタＱ１１のベースに接続されるトランジスタＱ１２と、エミッタが電源端子１に接続されベースがトランジスタＱ１２のベースに接続されコレクタがトランジスタＱ７のベースに接続されるトランジスタＱ１３と有し、トランジスタＱ７のベース電流をベース電流補償回路５で補償する。トランジスタＱ１１のコレクタ電流に相当する電流をカレントミラー接続のトランジスタＱ８，Ｑ９のトランジスタＱ９から出力端子２に出力電流として取り出す。【選択図】図１