SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING THE SAME
To suppress a member arranged at a circumference of a bottom part of a side face of a contact hole from eroding while suppressing contact resistance from increasing.SOLUTION: A semiconductor device 100 comprises: a first step part 2A arranged on a first surface 1A of a substrate 1; a first barrier f...
Gespeichert in:
1. Verfasser: | |
---|---|
Format: | Patent |
Sprache: | eng ; jpn |
Schlagworte: | |
Online-Zugang: | Volltext bestellen |
Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
Zusammenfassung: | To suppress a member arranged at a circumference of a bottom part of a side face of a contact hole from eroding while suppressing contact resistance from increasing.SOLUTION: A semiconductor device 100 comprises: a first step part 2A arranged on a first surface 1A of a substrate 1; a first barrier film 3 arranged to cover the first step part 2A; and a first insulation film 4 arranged on the first barrier film 3. The first barrier film 3 and first insulation film 4 have contact holes 3H, 4H, reaching the first surface 1A, arranged where they do not overlap with the first step part 2A in plane view. The semiconductor device 100 further comprises: a second barrier film 5 arranged to cover surfaces of the contact holes 3H, 4H, and a contact part 6 arranged on the second barrier film 5 in the contact holes 3H, 4H. The first barrier film 3 has a first part 3A in contact with the second barrier film 5 at bottom parts of side faces of the surfaces of the contact holes 3H, 4H.SELECTED DRAWING: Figure 1
【課題】コンタクト抵抗の増加を抑制しつつ、コンタクトホールの側面の底部の周囲に配置された部材の侵食が抑制する。【解決手段】半導体装置100は、基板1の第1面1A上に配置されている第1段差部2Aと、第1段差部2Aを覆うように配置されている第1バリア膜3と、第1バリア膜3上に配置されている第1絶縁膜4とを備える。第1バリア膜3および第1絶縁膜4には、平面視において第1段差部2Aと重ならない位置に、第1面1Aに達するコンタクトホール3H,4Hが配置されている。上記半導体装置100は、コンタクトホール3H,4Hの表面を覆うように配置されている第2バリア膜5と、コンタクトホール3H,4H内において第2バリア膜5上に配置されているコンタクト部6とをさらに備える。第1バリア膜3は、コンタクトホール3H,4Hの表面のうちの側面の底部において第1部3Aは、第2バリア膜5に接している。【選択図】図1 |
---|