DC-DC CONVERTER
To reduce the loss of a DC-DC converter.SOLUTION: In a DC-DC converter 10, a plurality of series circuits comprising a series circuit of a lower FET 31 and an upper FET 32 and a series circuit of a lower FET 33 and an upper FET 34 are connected in parallel between high-potential output wiring 14 and...
Gespeichert in:
Hauptverfasser: | , |
---|---|
Format: | Patent |
Sprache: | eng ; jpn |
Schlagworte: | |
Online-Zugang: | Volltext bestellen |
Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
Zusammenfassung: | To reduce the loss of a DC-DC converter.SOLUTION: In a DC-DC converter 10, a plurality of series circuits comprising a series circuit of a lower FET 31 and an upper FET 32 and a series circuit of a lower FET 33 and an upper FET 34 are connected in parallel between high-potential output wiring 14 and low-potential output wiring 16. Diodes 42, 44 are connected in parallel to the upper FETs 32, 34, respectively. A main reactor 22 is connected to high-potential input wiring 12, a first sub reactor 24 is connected between the main reactor and the first lower FET 31, and a second sub reactor 26 is connected between the main reactor and the second lower FET 33. A gate control unit 54 has control means that does not turn on the upper FETs 32, 34 in a zero cross mode that has a period in which current flowing through the main reactor is zero.SELECTED DRAWING: Figure 1
【課題】DC−DCコンバータの損失を低減する。【解決手段】DC−DCコンバータ10には、高電位出力配線14と低電位配線16の間に、下側FET31、33と上側FET32、34の直列回路が複数個並列に接続されている。各上側FETに対してダイオード42、44が並列接続されている。高電位入力配線12にメインリアクトル22が接続されており、メインリアクトルと第1下側FET31の間に第1サブリアクトル24が接続されており、メインリアクトルと第2下側FET33の間に第2サブリアクトル26が接続されている。ゲート制御装置54は、メインリアクトルに流れる電流がゼロになる期間を有するゼロクロスモードにおいて、上側FET32、34をオンさせない制御手段を有する。【選択図】図1 |
---|