CONTROLLER DESIGN APPARATUS FOR ACOUSTIC SIGNAL, AND PROGRAM

To reduce gain of a controller by permitting reduction in control performance to some extent.SOLUTION: A controller design apparatus 1 comprises a control unit 10 including: an identification unit 20 for identifying a control object Gp and target system Gt; a delay time separation unit 21 for separa...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
Hauptverfasser: MATSUI KENTARO, ITO ATSURO, INOUE MASAKI, ADACHI SHUICHI, MORI SHOHEI
Format: Patent
Sprache:eng ; jpn
Schlagworte:
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
Beschreibung
Zusammenfassung:To reduce gain of a controller by permitting reduction in control performance to some extent.SOLUTION: A controller design apparatus 1 comprises a control unit 10 including: an identification unit 20 for identifying a control object Gp and target system Gt; a delay time separation unit 21 for separating a delay time from the control object Gp to obtain a control object Gp# and separating a delay time from the target system Gt to obtain a target system Gt#; a system configuration unit 22 for configuring the whole system Hall by using a controller H0, the control object Gp#, the target system Gt#, a subtractor, and a balance coefficient α; a parameter determination unit 23 for varying the balance coefficient α and taking a H∞ norm of the whole system Hall as an evaluation function to determine coefficient matrices A0, B0, C0, D0 for the controller H0 to minimize the H∞ norm of the whole system Hall; and a delay time compensation unit 24 for calculating delay times Rd1 to Rdm2 for a delay device Rd and delayed times Rc1 to Rcm1 for a delay device Rc.SELECTED DRAWING: Figure 7 【課題】制御性能の低下をある程度許容することで、制御器のゲインを小さくする。【解決手段】制御器設計装置1に備えた制御部10の同定部20は、制御対象Gp及び目標システムGtを同定し、遅延時間分離部21は、制御対象Gpから遅延時間を分離して制御対象Gp#を求め、目標システムGtから遅延時間を分離して目標システムGt#を求める。システム構成部22は、制御器H0、制御対象Gp#、目標システムGt#、減算器及びバランス係数αを用いて、全体システムHallを構成する。パラメータ決定部23は、バランス係数αを変化させ、全体システムHallのH∞ノルムを評価関数として、全体システムHallのH∞ノルムを最小化する制御器H0の係数行列A0,B0,C0,D0を決定する。遅延時間補償部24は、遅延器Rdの遅延時間Rd1〜Rdm2及び遅延器Rcの遅延時間Rc1〜Rcm1を求める。【選択図】図7