VITERBI DECODING DEVICE AND VITERBI DECODING METHOD

To improve an error correction capability and to accelerate Viterbi decoding processing when decoding data that are encoded by using a convolution code, by Viterbi decoding.SOLUTION: A Viterbi decoding device 20 comprises: an ACS arithmetic part 21 for performing ACS arithmetic operations relating t...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
1. Verfasser: KANOU YUUJI
Format: Patent
Sprache:eng ; jpn
Schlagworte:
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
Beschreibung
Zusammenfassung:To improve an error correction capability and to accelerate Viterbi decoding processing when decoding data that are encoded by using a convolution code, by Viterbi decoding.SOLUTION: A Viterbi decoding device 20 comprises: an ACS arithmetic part 21 for performing ACS arithmetic operations relating to multiple branch metric values and path metric values in a parallel or pseudo parallel manner when performing Viterbi decoding on input data that are encoded by using a convolution code; a storage part 22 for storing the branch metric values and the path metric values that are calculated by the ACS arithmetic part 21; and a trace back part 23 which generates a readout address for reading a path metric value out of the storage part 22 by shift-inputting a last read-out path metric value to a barrel shifter 230 indicating the readout address in the case of trace back to the path metric value.SELECTED DRAWING: Figure 9 【課題】畳み込み符号を用いて符号化されたデータをビタビ復号によって復号する場合に、誤り訂正能力を向上すると共に、ビタビ復号処理を高速化する。【解決手段】ビタビ復号装置20は、畳み込み符号を用いて符号化された入力データに対するビタビ復号を行なう場合に、複数のブランチメトリック値及びパスメトリック値に関するACS演算を、並列あるいは擬似並列に行なうACS演算部21と、ACS演算部21によって求められたブランチメトリック値、及び、パスメトリック値を記憶する記憶部22と、パスメトリック値に対するトレースバックにおいて、記憶部22からパスメトリック値を読み出す読み出しアドレスを、読み出しアドレスを示すバレルシフタ230に対して、前回読み出したパスメトリック値をシフト入力することにより生成するトレースバック部23と、を備える。【選択図】 図9