MEMORY SYSTEM WITH LOW READ POWER

To provide a memory system with low read power.SOLUTION: A memory system includes a first memory bank MBA, a first route selector YP1, a second memory bank MBB, a second route selector YP2, and a detection device 100. The first memory bank includes a plurality of first memory cells MCA (M, N). The second memory bank includes a plurality of second memory cells MCB (M, N). The first path selector includes a plurality of input terminals and two output terminals connected to the plurality of first memory cells via a plurality of first bit lines BLA1 to BLAN. The second path selector includes a plurality of input terminals and two output terminals connected to a plurality of second memory cells via the plurality of second bit lines. According to a required operation, a sensing device is coupled to the output terminals of the first bank selector and the second bank selector and detects a difference of current output from the two of the reference current source and the two bank selectors.SELECTED DRAWING: Figure 1 【課題】低読み出し電力を備えたメモリシステムを提供する。【解決手段】メモリシステムは、第１メモリバンクＭＢＡと、第１経路セレクタＹＰ１と、第２メモリバンクＭＢＢと、第２経路セレクタＹＰ２と、検知装置１００とを含む。第１メモリバンクは、複数の第１メモリセルＭＣＡ（Ｍ、Ｎ）を含む。第２メモリバンクは、複数の第２メモリセルＭＣＢ（Ｍ、Ｎ）を含む。第１経路セレクタは、複数の第１ビットラインＢＬＡ１〜ＢＬＡＮを介して複数の第１メモリセルに結合された複数の入力端子と、２つの出力端子とを含む。第２経路セレクタは、複数の第２ビットラインを介して複数の第２メモリセルに接続された複数の入力端子と、２つの出力端子とを含む。検知装置は、必要な動作に応じて、第１バンクセレクタ及び第２バンクセレクタの出力端子が結合されており、基準電流源と２つのバンクセレクタの端子のうちの２つから出力される電流の差を検出する。【選択図】図１