SEMICONDUCTOR DEVICE
PROBLEM TO BE SOLVED: To provide a semiconductor device which can reduce parasitic inductance and improve a heat dissipation effect when a high-side switching element and a diode element, and a low-side switching element and a diode element are formed in a layered structure.SOLUTION: A semiconductor...
Gespeichert in:
Hauptverfasser: | , , , , , , , , |
---|---|
Format: | Patent |
Sprache: | eng ; jpn |
Schlagworte: | |
Online-Zugang: | Volltext bestellen |
Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
Zusammenfassung: | PROBLEM TO BE SOLVED: To provide a semiconductor device which can reduce parasitic inductance and improve a heat dissipation effect when a high-side switching element and a diode element, and a low-side switching element and a diode element are formed in a layered structure.SOLUTION: A semiconductor device comprises a high-side switching element SW1, a diode D1 connected with the switching element SW1 in parallel, a low-side switching element SW2 connected with the switching element SW1 in series and a diode D2 connected with the switching element SW2 in parallel. The switching element SW1 and the diode D1 are stacked adjacent to each other in a direction perpendicular to electrode surfaces of the switching element SW1 and the diode D1 via conductive electrodes E. The switching element SW2 and the diode D2 are stacked adjacent to each other in a direction perpendicular to electrode surfaces of the switching element SW2 and the diode D1 via a conductive electrodes E. The switching element SW1 and the switching element SW2 are not adjacent to each other in a direction perpendicular to the electrode surfaces of the switching element SW1 and the switching element SW2.SELECTED DRAWING: Figure 3
【課題】ハイサイド側のスイッチング素子及びダイオード素子並びにローサイド側のスイッチング素子及びダイオード素子を積層構造で形成する際に、寄生インダクタンスを低減すると共に、放熱効果を高めることができる半導体装置を提供する。【解決手段】ハイサイド側のスイッチング素子SW1と、それに並列接続されるダイオードD1と、前記スイッチング素子SW1に直列接続されるローサイド側のスイッチング素子SW2と、それに並列接続されるダイオードD2とを備える。スイッチング素子SW1及びダイオードD1が導電性電極Eを介してそれぞれの電極面の垂直方向に隣接して積層される。スイッチング素子SW2及びダイオードD2が導電性電極Eを介してそれぞれの電極面の垂直方向に隣接して積層される。スイッチング素子SW1とスイッチング素子SW2とは、それぞれの電極面の垂直方向に隣接していない。【選択図】図3 |
---|