MANUFACTURING METHOD FOR SEMICONDUCTOR DEVICE

PROBLEM TO BE SOLVED: To hinder occurrence of chipping and cracking when a semiconductor wafer is diced.SOLUTION: A plurality of chip areas are arranged on a semiconductor wafer and in a grid pattern according to a relation that ensures a dicing width between adjacent chip areas, and a dicing area is obtained so as to extend straight between adjacent chip areas and reaching an outer periphery of the semiconductor. An alignment mark is formed in an area that belongs neither the chip nor the dicing area in the semiconductor wafer. Processing is performed for the plurality of chip areas by using the alignment mark as a reference for positioning. After the processing, the dicing area is diced into a plurality of chips. By preventing dicing of the alignment mark, occurrence of chipping and cracking can be hindered.SELECTED DRAWING: Figure 3 【課題】 半導体ウェハをダイシングする際にチッピングやクラックが発生するのを抑制する。【解決手段】半導体ウェハ上に、隣接するチップ領域同士の間にダイシング幅を確保するという関係に従って複数のチップ領域を碁盤目状に配置し、隣接するチップ領域同士の間を直線状に延びて半導体ウェハの外周に達するダイシング領域を確保する。半導体ウェハ内においてチップ領域とダイシング領域のいずれにも属さない領域内にアライメントマークを形成し、アライメントマークを位置決めの基準にして複数のチップ領域に対する処理を実行し、処理後にダイシング領域をダイシングして複数のチップに分割する。アライメントマークをダイシングしないようにすることにより、チッピングやクラックの発生を抑制できる。【選択図】 図３